EDA课程设计信号发生器与数字钟设计讲述.docx

EDA综合设计报告 PAGE \* MERGEFORMAT28 EDA综合设计报告 题目：信号发生器与数字钟设计 学院：电气信息学院 专业：通信工程 姓名： 学号： 指导老师：汪敏 第一部分：信号发生器 一、设计任务 要求设计一个多功能信号发生器，根据输入信号的选择可以输出递增锯齿波，递减锯齿波，三角波，阶梯波，方波和正弦波六种信号，并能实现频率选择和幅度调节，信号发生器的控制模块可以用数据选择器实现，六种信号的选择可以用6选1数据选择器实现。 二、方案设计 （一）设计思路 1.利用VHDL语言，设计分频器，实现2分频，4分频，8分频及16分频，实现频率选择功能，生成模块。与利用数据选择器原理设计的频率选择器模块相连，实现频率选择输出。 2.利用VHDL语言，分别实现六种信号(递增/递减锯齿波，三角波，阶梯波，方波和正弦波)的输出，生成模块。 3.将设计的各功能模块按要求连接，分配引脚接口，连接实验箱，进行硬件测试，验证实现功能。 （二）程序流程 Clk 输入 六种 波形 输出 时钟 频率 波形 波形 幅度 选择 输入 选择 模块 选择 调节 波形 （三）设计软件 Quartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。 此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。 Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性。 三、硬件设计 （一）分频器 分频器的功能是：利用对时钟上升沿计数，从而实现可以输出二分频，四分频，八分频及十六分频模块，分频器模块是为了实现信号发生器的频率选择功能。在VHDL编程中，设置一个4位标准逻辑矢量，并循环计数，分别输出它的每一位，即实现了分频功能。生成的模块如图3-1示。 图3-1 利用波形仿真工具，生成改分频器的波形图，如下图3-2示，该编程实现了分频功能。 图3-2 (二)频率选择器 频率选择器利用四选一数据选择器原理，与分频器结合实现各种分频的频率选择输出，接入各个信号的CLK输入接口。四选一数据选择器有四种实现方式：if语句，case语句，条件信号赋值语句及选择信号赋值语句。本次设计采用条件信号赋值语句。s1,s2为输出选择端，q输出选择的频率，生成的模块如图3-3示。 图3-3 利用波形仿真工具，生成的频率选择器波形如图3-4示。 图3-4 （三）输出选择模块 输出选择模块与频率选择模块原理一样，本次设计实现六选一波形发生器，故输出选择模块为六选一数据选择器，利用CASE语句实现波形选择输出，设置sel位三位标准逻辑矢量，超出范围case选择指向null。且case选择语句必须有others。生成模块如图3-5示。 图3-5 （四）调幅模块 MegaWizard Plug-In Manager工具提供了丰富的库函数，这些库函数专门针对Altera公司的器件进行优化，电路结构简单，并大大减少了设计者的工作量。通过MegaWizard Plug-In Manager工具的向导，设计者可以利用Quartus II提供的库函数自定义功能宏块，并设置模块参数和可选端口数值。 调幅模块利用该库函数中的lpm_divide（除法器模块），通过利用除法器模块将输出选择模块中的输出值除以denom中设置的输入值，从而实现调幅功能。生成模块如图3-6示。 图3-6 （五）各