FPGA蓝牙控制电子琴讲述.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
FPGA蓝牙控制电子琴讲述

深圳大学考试答题纸 (以论文、报告等形式考核专用) 二○一四 ~二○ 一五 学年度第 2 学期 课程编号 1302480001,02 课程名称 数字系统设计 主讲教师 XXXX 评分 学 号 XXXX 姓名 XXX 专业年级 XXXXX 教师评语: 题目: 蓝牙控制电子发生器 摘要: 基于Basys2设计平台而搭建的“谱曲软件在fpga上的实现”的系统,融入了蓝牙传输模块,VGA显示模块,以及安卓手机的app应用软件,完成了对课题的基本功能的实现。 谱曲软件由我校陈必红老师编写,通过输入“陈谱”,实现了对钢琴曲以及一般的乐曲的播放,软件界面如下 在界面的最下部分编写陈谱,再点击装入,就会出现美妙的乐曲 系统总流程 1.1系统总框图------------------------------------------------------------------------------------------------------3 1.2系统总框图介绍------------------------------------------------------------------------------------------------3 1.3设计中遇到的难点、舍弃。---------------------------------------------------------------------------------3 2、蓝牙模块 1.1蓝牙模块波特率设置以及信号检测ASM图-------------------------------------------------------------4 1.2蓝牙主模块、ASM图---------------------------------------------------------------------------------------5,6 A模块(VGA模块由周玲同学编写实现) 4、分频器模块 4.1 分频器模块的ASM图--------------------------------------------------------------------------------------------7 5、仿真--------------------------------------------------------------------------------------------------------------------8 6、资源利用以及布局布线后的时序--------------------------------------------------------------------------------9 7、开发板截图-----------------------------------------------------------------------------------------------------------10 8、代码一览-------------------------------------------------------------------------------------------------------------11 波特率设置模块以及检波 module speed_select_rx(clk,rst_n,bps_start,clk_bps);// input clk; input rst_n; input bps_start; output clk_bps; reg[12:0] cnt; reg clk_bps_r; reg[2:0] uart_ctrl; always @(posedge clk or posedge rst_n) if(rst_n) cnt=13d0; else if((cnt==5207)|| !bps_start) cnt=13d0; else cnt=cnt+1b1; always @(posedge clk or posedge rst_n) begin if(rst_n) clk_bps_r=1b0; else if(cnt== 2603) clk_bps_r=1b1; else clk_bps_r=1b0; end assign clk_bps = clk_bps_r; endmodule input clk; input rst_n; input rs232_rx; // i

文档评论(0)

麻将 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档