QuartusII设计向导资料.ppt

第3章 QuartusII设计向导 § 3.1 QuartusII简介 一、准备 1、使用QuartusII软件之前，请确保软件已正常破解 若启动QuartusII时看到如下界面，则说明软件尚未正常破解，需要破解后才能正常使用： § 3.2原理图输入方式设计初步 § 3.2 原理图输入方式设计初步 § 3.2 原理图输入方式设计初步 实验任务 参照下图，在QuartusII原理图输入环境下，画出3-8线译码器构成的流水灯电路； 1、原理图输入方式设计初步 § 3.4 八位十进制计数器的设计 2.4 层次化设计 实验与实践 实验与实践 实验与实践 实验与实践 显示分配引脚设置 引脚锁定列表显示与隐藏 补充知识:数码管原理 四位数码管内部原理图 2、JTAG间接模式编程配置器件 选择目标器件EP2C8 （1）将SOF文件转化为JTAG间接配置文件 选定SOF文件后，选择文件压缩 （1）将SOF文件转化为JTAG间接配置文件 用JTAG模式对配置器件EPCS1进行间接编程 2．下载JTAG间接配置文件 3、USB Blaster编程配置器件使用方法 安装USB驱动程序 3、USB Blaster编程配置器件使用方法 设置JTAG硬件功能 将原理图设计生成一个底层的单独元件（Symbol） 1. 构建元件符号 从当前工程路径中调入元件CNT10 2. 构建顶层文件 2.4.1 8位十进制计数器的设计 八位十进制频率计顶层设计原理图文件 2. 构建顶层文件 两位十进制频率计顶层设计原理图文件 3. 功能分析 74374真值表 3.4.1 8位十进制计数器的设计 仿真激励波形图，或称矢量波形文件 4. 全程编译 5. 时序仿真 仿真波形图（enb不同脉宽） 仿真波形图（enb相同脉宽） 3.4.2 硬件测试与实验 将引脚nCEO设定为I/O口 ：设置时钟信号的波形参数，先选中需要赋值的信号，然后鼠标右键点击此图标弹出Clock对话框，在此对话框中可以设置输入时钟信号的起始时间（Start Time）、结束时间（End Time）、时钟脉冲周期（Period），相位偏置（Offset）以及占空比。 ：给信号赋计数值 ，先选中需要赋值的信号，然后鼠标右键点击此图标弹出如下图所示的Count Value对话框，然后赋值。 Count Value对话框的Counting页 Count Value对话框的Timing页 （4）设置输入信号波形 先用鼠标左键单击并拖动鼠标选择要设置的区域，单击工具箱中按钮Forcing High(1)则该区域变为高电平。 （5）进行功能仿真设置 设置输入信号后保存文件，文件名默认，执行Processing-Simulator Tool命令，进行仿真设置。 （5）进行功能仿真设置 功能仿真 仿真文件 替换原波形文件 （6）仿真结果 FPGA/CPLD 引脚锁定 实验板电路原理图 再编译一次 STEP1:硬件设置 STEP2:下载模式 STEP3:下载文件 STEP4:点上对钩 STEP5:单击开始下载 课内练习：设计一个八位全加器，并思考如何在实验板上验证该设计。 两位十进制计数器电路图 § 3.3 两位十进制计数器的设计 （1） 功能分析 74390的真值表 （2） 编译前设置 选择目标器件EP2C8Q208C8 1）选择FPGA目标芯片。 选择配置器件的工作方式 2）选择配置器件的工作方式。 选择配置器件型号和压缩方式 3）选择配置器件和编程方式。 选择配置器件型号和压缩方式 4）选择输出设置。 5）选择目标器件闲置引脚的状态。 （3） 全程编译 全程编译后出现报错信息 （4） 功能测试 选择编辑矢量波形文件 1）打开波形编辑器。 波形编辑器 1）打开波形编辑器。 设置仿真时间长度 2）设置仿真时间区域。 vwf激励波形文件存盘 3）波形文件存盘。 向波形编辑器拖入信号(英译：signal )节点 4）将工程cnt10的端口信号名选入波形编辑器中。 准备给CLK设置时钟 5）编辑输入波形（输入激励信号）。 为CLK设置周期 为q设置数制 6）总线数据格式设置。 设置好的激励波形图 6）总线数据格式设置。 选择仿真约束和控制 7）仿真器参数设置。 仿真波形输出 8）启动仿真器。 9）观察仿真结果。 实验箱原理图 思考：如何修改上面的设计，才能利用实验板来验证该设计？ * * 基于Quartus II进行EDA设计开发的流程 将本机D:\Altera目录下的License.