《数字逻辑》实验组合逻辑电路实验汇编.docVIP

组合逻辑电路实验一 一、实验目的 熟悉半加器、全加器的实验原理，学习电路的连接； 了解基本74LS系列器件（74LS04、00、32）的性能； 对实验结果进行分析，得到更为优化的实验方案。 二、实验内容 1、按照实验原理图连接电路。 2、 实验仪器：74LS系列的芯片、导线。实验箱内的左侧提供了插放芯片的地方，右侧有控制运行方式的开关KC0、KC1及KC2。其中KC1用来选择实验序号。序号为0时，手动进行。自动运行时按加、减选择所做实验的序号。试验箱内有分别用于手动和自动实验的输入的控制开关K和S。 3、 三、实验原理 实验原理图如下： 四、实验结果及分析 将实验结果填入表1-1 节拍 输入信号显示 正确显示结果 实验结果显示 LS1 LS0 (Bi) （Ai） LR1 LR0 (Hi) （Ci） LE1 LE0 (Hi) （Ci） 1 2 3 4 0 0 0 1 1 0 1 1 0 0 1 0 1 0 0 1 0 0 1 0 1 0 0 1 表1-1 2、实验结果分析 由实验结果可得 半加和： Hi=Ai⊕Bi 进位： Ci=AiBi 则直接可以用异或门和与门来实现半加器，减少门的个数和级数，提高实验效率。 实验二 全加器 一、实验目的 1、掌握全加器的实验原理，用简单的与、或非门来实现全加器的功能。 2、分析实验结果，得到全加器的全加和和进位的逻辑表达式，根据表达式用78LS138和与、或、非门来实现全加器。 二、实验内容 同半加器的实验，先采用手动方式，再用自动方式。用自动方式时选实验序号2。 三、实验原理 四、实验结果及其分析 1、实验结果如表1-2 节拍 输入信号显示 正确结果显示 实验结果显示 LS2 LS1 LS0 （Ci-1） （Bi） （Ai） LR1 LR0 （Si） （Ci） LE1 LE0 （Si） （Ci） 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 表1-2 2、实验结果分析 从表1-2中的实验结果可以得到： Si=Ai+Bi+AiBiCi-1=AiBiCi-1 Ci=AiBi+AiCi-1+BiCi-1 故Si= Ci= 因此可用三—八译码器74LS138和与非门实现全加器，逻辑电路图如下： 实验三 三—八译码器与八—三编码器 一、实验目的 1、进一步了解译码器与编码器的工作原理，理解译码和编码是相反的过程。 2、在连接电路时，注意译码器74LS138和编码器74LS148使能端的有效级，知道两者的区别。 3、通过实验理解74LS148是优先权编码器。 二、实验内容 1、按原理图连接电路，将实验序号选择为0，用手动方式进行实验。 2、置KC2于“停止”，置KC1于“序号”，选择实验序号，用自动方式进行实验。 3、先单拍运行，若没有错误再连续运行或周期运行。 4、观察实验结果并记录下来，一拍实验结果显示与正确实验结果显示不同时，则停下来及时查究实验线路。 三、实验原理 四、实验结果与分析 1、 将三—八译码器的实验结果填入表1-3 节拍 输入信号显示 正确结果显示 实验结果显示 LS2 LS1 LS0 x2 x1 x0 LR7 ~ LR0 （Y7） ~ （Y0） LE7 ~ LE0 （Y7） ~ （Y0） 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1