数字锁相部分要点解析.pptVIP

DLIA基本结构 前置放大器 抗混叠滤波器 A/D采样（采样定理） 数字相敏检波器（PSD） 窄带低通滤波器（LBF） 幅值和相位的计算 DLIA算法-数字相关解调算法 基于上述DLIA原理，设其中的待测信号 为： DC为直流分量，n(t)为噪声信号,信号与噪声几乎无相关性，下面的运算中，n(t)相可以忽略；同时，设参考序列为与待测信号同频的正弦和余弦序列。 , k=0,1,2......M-1 设采样频率为 ,则采样间隔 , 对信号采样q个周期，总采样点数为 ， 对输入信号采样得到采样序列： (k=0,1,2...M-1) 采样后的信号分别与正交的参考序列相乘实现数字相敏检波，完成互相关运算： 通过低通滤波器之后： 进而有： 以上是一次相关运算的过程，当x(t)为M个采样点构成的离散信号列数组时，对于第 ( =0,1,2...M-1 ）个采样点，经DLIA处理后，输出信号的幅值，相位分别为： 注意：系统的实时性 采样周期 算法复杂度 处理器速度 数字锁相与模拟锁相的比较 基于DSP数字锁相放大器的设计 1.确定系统的性能指标 放大微小信号并抑制噪声的能力 ?信噪改善比 ?测量精度 ?频率分辨率 功率信噪改善比： （1）低通滤波器是整个解调算法中运算量最大部分， 其性能的优劣直接影响锁相放大器的信噪改善比。锁相 放大器的等效噪声带宽取决于低通滤波器的带宽Be. 窄带低通数字滤波器的设计： FIR滤波器 （2）采用频率。合理地选择应该满足 ,在 时，对信噪比改善的效果下降。 （3）DLIA算法的测量精度和频率分辨能力，与采样点数M（即对应着数据长度）正相关。 理论上随着采用点数的增加，输出信号的信噪改善比应该越来愈好，输出信号越精确。但是当采样点数过多时，数值计算带来的舍入误差被逐渐积累，信号的不确定度反而会增加。因此，实际中要兼顾速度与精度，适当选取采样点数。 基于DSP数字锁相放大器的设计 2.核心算法设计与验证 采样频率 采样点数 数字滤波器参数 检验：放大器处理信噪比能力；幅值精度；动态范围 用MATLAB仿真。 3.硬件设计和软件设计 选择控制器，程序优化 ?正交参考序列的生成 (1)查表法（其生成波形的准确性由查找表的长度和精度确定）,快速，及时，精度有限。 (2)泰勒级数展开法（由正弦函数直接产生），占用存储空间小，精度高，除法多，消耗DSP运算时间。 4.性能检测 抗噪声测试，幅值准确度测试，稳定度测试 Chapter 7 Lock-In Amplifier (LIA) 数字锁相部分 7.6.4 微机化数字式相敏检测器 系统组成 多次采样数字式 相敏检测波形 数字锁相放大器 ?基于模拟锁相放大器和正交矢量锁相放大器理论的基础 ?将ALIA中的核心相敏检波器和低通滤波器由数字处理器 代替 ?全数字锁相放大器(FPGA),软件锁相(DSP) DLIA基本原理 正交矢量锁相放大器原理结构图 待测信号分别和两个相正交的参考信号相乘，且参考信号与待测信号同频，相乘后的信号分别通过两个数字低通滤波器滤除高频分量，得到两个差频分量： 同相分量： 正交分量： 能够有效克服单路锁相放大器由于相位差所产生的误差而影响幅度测量精度的问题。 DLIA算法-数字相关解调算法 DLIA算法-数字相关解调算法 模拟锁相放大器 数字锁相放大器 高精度的乘法器结构复杂，设计困难，且核心相敏检波器线性不易保证，动态范围小。 核心电路被DSP或微处理取代，从电路设计上得到了极大