补-数字逻辑2资料.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 74LS175 功能表 输 入 RD CP D0 D1 D2 D3 输 出 Q0 Q1 Q2 Q3 功 能 0 × × × × × 0 0 0 0 清0 ↑ d0 d1 d2 d3 d0 d1 d2 d3 置数 1 0 × × × × 保持 二. 移位寄存器 功能：寄存、移位。 所谓移位，即寄存器中的代码在移位脉冲的作用下依次左移或右移。 用途：实现数据的串行—并行转换；数值的运算（乘法、除法运算） 1、单向移位寄存器 （1）由边沿D触发器组成的移位寄存器 Di:串行输入；Do:串行输出。 工作原理：每来一个CP ，右移一位，例如Di＝1011时，移动情况见表5.3.1，电压波形见图5.3.5。 CP 0 1 1 1 DI Q0 Q1 Q2 Q3 1 1 0 1 图5.3.5 电压波形 可以实现串入并出、串入串出。 （2）、由主从JK触发器构成的移位寄存器 每来一个CP ，右移一位 2、双向移位寄存器 74LS194A 组成：DIR、DIL；D0～D3；RD；CP；S1、S0；Q0～Q3 功能：可以左移、右移；并行送数；保持；（均由S1、S0控制） 异步清0（RD）。 74LS194A VCC Q0 Q1 Q2 Q3 CP S1 S0 GND DSL DSR RD D0 D3 D2 D1 DSR：右移串行输入端 DSL：左移串行输入端 D3~ D0：并行输入端 Q3~ Q0：数据输出端 CP：时钟脉冲输入端 RD ：清零端， RD 0时清零 上升沿触发 控制端： （1） S1 S0 00，CP上升沿到后，输出不变。 （2） S1 S0 01，CP上升沿到后，右移。 （3） S1 S0 10，CP上升沿到后，左移。 （4） S1 S0 11，CP上升沿到后，并行输入。 管脚图 原理：以FF1为例 FF1的输入控制电路组成是一个具有互补输出的四选一数据选择器。 表达式： 自扩展：用两片74LS194A接成8位双向移位寄存器 左片Q3 ? 右片DIR；右片Q0 ? 左片DIL 两片的S1、S0、CP、RD全部并联 74LS194 VCC Q0 Q1 Q2 Q3 CP SA GND DSL DSR Cr D0 D3 D2 D1 SB 74LS194 VCC Q0 Q1 Q2 Q3 CP SA GND DSL DSR Cr D0 D3 D2 D1 SB 例: 使八个灯从左至右依次变亮,再从左至右依 次熄灭，应如何连线? …. …. 右移 8 个 1，再右移 8 个 0 移位脉冲 5V 5V 1 1 5V SB 清零 计数器在数字系统中应用十分广泛，是一种具有记忆功能的电路，用以累计输入脉冲的个数、实现计数操作功能，通常用触发器构成各种形式的计数器。 3.2.2.2 1．? 按进位方式分 （1）同步计数器：有一个公共时钟脉冲，各个触发器的状态转换是在该公共输入计数脉冲作用下同时发生的，即各个触发器状态的翻转与输入脉冲同步。 （2）异步计数器：没有公共时钟脉冲，输入计数脉冲只作用于某些触发器的CP端，而其它触发器的翻转是靠低位的进位信号。因此，组成计数器的各个触发器的状态变化不是同时发生的。 2．按进位制分 （1）二进制计数器：按二进制数运算规律进行计数的电路称作二进制计数器。 （2）十进制计数器：按十进制数运算规律进行计数的电路称作十进制计数器。 （3）任意进制计数器：二进制计数器和十进制计数器之外的其它进制计数器统称为任意进制计数器。如三进制计数器、六进制计数器等。 3．按逻辑功能分 （1）递增计数器：随着计数脉冲的输入，计数器的数是递增的，则为递增计数器。 （2）递减计数器：随着计数脉冲的输入，计数器的数是递减的，则为递减计数器。 （3）可逆计数器：随着计数脉冲的输入，计数器的数是可增可减的则为可逆计数器。 四位二进制同步计数器74LS161 四个主从J-K触发器构成 1 逻辑符号 D ? A:高位?低位（预置数） CLK: 时钟输入 CLR: 异步清零，低电平有效。 LOAD: 同步预置，低电平有效。 QD ? QA:高位?低位 ENP、ENT：使能端，多片级连。 RCO：进位。 功能表 进位方程： C Q3Q2Q1Q0 · ET 同步预置 异步置0 1 异步清除：当R 0，输出“0000”状态，与CP无关。 2 同步预置：当R 1，LD 0，在CP上升沿时，输出 端反映输入数据的状态。 3 保持：当R LD 1时，各触发器均处于保持状态。 4 计