原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子设计自动化EDA)实验指导书
实验指导书
院系： 机电工程学院
专业： 电子信息工程
课程： 电子设计自动化（EDA）
编者： 范有机
目 录
实验一 多路选择器的设计 1
实验二 D触发器和锁存器的设计 2
实验三 8位全加器 3
实验四 正弦信号发生器设计 4
实验五 序列检测器的设计 5
实验六 乐曲硬件演奏电路设计 7
实验一 多路选择器的设计
一、实验目的：
1、熟悉QuartusII的VHDL文本设计流程、组合电路的设计仿真和测试。
二、实验内容：
1、根据教材4.1节的流程，利用QuartusII完成4选1多路选择器的文本编辑输入和仿真测试等步骤，给出仿真波形。
2、在开发板上硬件测试，验证此设计的功能。对于引脚锁定以及硬件下载测试。输出信号接发光二极管。最后进行编译、下载和硬件测试实验。
3、对VHDL不同描述方式的4选1多路选择器进行硬件实验，比较他们的特性。
三、实验原理与方法：
选择器用于数字信息切换，4选1可用于4路信号的切换，它有4个信号输入端，2个信号选择输入端，1个信号输出端，选择信号的状态不同时，就可以使4路输入信号中的1路与输出信号端接通。输入端可选用开关或按钮，输出连接LED以方便直观显示。
四、实验条件：
1、 PC机1台
2、 QuartusII系统
3、 开发板1块
五、实验步骤：
按教材4.1节的流程并参考老师教学演示的相关内容。
六、 实验注意事项：
所有实验数据放入一个文件夹内，并且不要把文件夹放在系统盘上，实验结束后备份好实验数据，以备教师随时查阅。
七、 实验报告要求：
根据以上实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。
实验二 D触发器和锁存器的设计
一、实验目的：
1、进一步熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。
二、实验内容：
1、根据实验一的步骤，设计触发器(使用教材例3-8)，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。
2、设计锁存器(使用教材例3-16)，同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。
三、实验原理与方法：
利用不完整的IF顺序语句来实现对时序电路中记忆单元的描述。锁存器也称为透明锁存器，指的是不锁存时输出对于输入是透明的，对脉冲电平敏感，在时钟脉冲的电平作用下改变状态
1、 PC机1台
2、 QuartusII系统
3、 开发板1块
五、实验步骤：
按教材4.1节的流程。
六、 实验注意事项：
所有实验数据放入一个文件夹内，并且不要把文件夹放在系统盘上，实验结束后备份好实验数据，以备教师随时查阅。
七、 实验报告要求：
实验报告包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；给出程序分析报告、仿真波形图及其分析报告。分析比较实验内容1和2的仿真和实测结果，说明这两种电路的异同点。
实验三 8位全加器
一、实验目的：
1、熟悉利用QuartusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行原理图输入方式的电子线路设计的详细流程。
二、实验内容：
1、按照教材4.5.1节介绍的方法与流程，完成半加器和1位全加器的设计，包括原理图输入、编译、综合、仿真、适配、开发板上的硬件测试，并将此全加器电路设置成一个元件符号入库。可用开关或按钮作为输入信号，输出用发光二极管显示。
2、建立一个更高层次的原理图设计，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。开关加上按钮不够使用时，请在设计时通过共用输入变量减少输入端口数。
三、实验原理与方法：
利用层次设计方法设计8位全加器。一个8位全加器可以由8个1位加法器构成，加法器间的进位可以串行方式实现，将低位加法器的进位输出端与相邻的高位加法器的最低位进位输入信号端相接。
四、实验条件：
1、 PC机1台
2、 QuartusII系统
3、 开发板1块
五、实验步骤：
按教材4.5.1节介绍的方法与流程。
六、 实验注意事项：
所有实验数据放入一个文件夹内，并且不要把文件夹放在系统盘上，实验结束后备份好实验数据，以备教师随时查阅。
七、 实验报告要求：
详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的时序分析情况；最后给出硬件测试流程和结果。
实验四 正弦信号发生器设计
一、实验目的：
1、进一步熟悉QuartusII及其LPM_ROM与FPGA硬件资源的使用方法。
二、实
文档评论（0）