第2部分-计算程序设计员(FPGA嵌入式应用)_3级_鉴定要素细目表.docVIP

《计算机程序员(FPGA嵌入式应用)》（3级） 理论知识鉴定要素细目表 职业（工种）名称 计算机程序员(FPGA嵌入式应用) 等级 3级 职业代码 序号 鉴定点代码 名称·内容 分数 系数 重要 系数 备注 章 节 目 点 1 数字电路基础 51 5 1 1 数字逻辑 5 5 1 1 1 1 数字电路与数字信号的概念 1 5 2 1 1 2 数制的概念 1 9 3 1 1 3 二进制数的算术运算 1 9 4 1 1 4 二值逻辑变量与基本逻辑运算 1 9 5 1 1 5 逻辑函数及其表示方法 1 5 1 2 布尔逻辑 2 5 6 1 2 1 布尔逻辑代数 1 5 7 1 2 2 布尔逻辑函数的卡诺图化简法 1 9 1 3 组合逻辑电路 4 9 8 1 3 1 组合逻辑电路的分析 1 9 9 1 3 2 组合逻辑电路的设计 1 9 10 1 3 3 典型组合逻辑电路的分析 1 9 11 1 3 4 组合逻辑电路中的竞争冒险 1 5 1 4 时序逻辑电路 6 9 12 1 4 1 锁存器和触发器 1 5 13 1 4 2 时序逻辑电路的基本概念 1 9 14 1 4 3 同步时序逻辑电路的分析 1 9 15 1 4 4 同步时序逻辑电路的设计 1 9 16 1 4 5 异步时序逻辑电路的分析 1 5 17 1 4 6 典型时序逻辑电路的分析 1 9 1 5 数模转换与模数转换 2 5 18 1 5 1 数模转换的原理 1 5 19 1 5 2 模数转换的原理 1 5 1 6 有限状态机 3 9 20 1 6 1 摩尔状态机 1 9 21 1 6 2 米勒状态机 1 9 22 1 6 3 状态机的编码 1 9 1 7 IP 10 5 1 7 1 IP的基本概念分类 23 1 7 1 1 IP的定义 24 1 7 1 2 IP的分类 25 1 7 1 3 IP重用 1 7 2 IP设计 26 1 7 2 1 IP设计目标 27 1 7 2 2 IP设计流程 28 1 7 3 IP的验证 29 1 7 4 IP核的选择 30 1 7 5 IP市场 1 8 EDA 9 5 31 1 8 1 EDA的概念 1 5 1 8 2 EDA技术 7 5 32 1 8 2 1 电子系统级 33 1 8 2 2 动态验证 34 1 8 2 3 静态验证 35 1 8 2 4 逻辑综合 36 1 8 2 5 可测性设计 37 1 8 2 6 布局布线 38 1 8 2 7 物理验证/参数提取 1 9 FPGA介绍 10 5 1 9 1 FPGA的逻辑资源 3 5 39 1 9 1 1 Slice的结构 1 9 40 1 9 1 2 LUT的作用 1 9 41 1 9 1 3 硬件乘法器的概念 1 5 1 9 2 FPGA的IO资源 3 5 42 1 9 2 1 IOB的概念 1 5 43 1 9 2 2 IO的电平信号标准 1 5 44 1 9 2 3 数控阻抗DCI的概念 1 5 1 9 3 FPGA的存储资源 2 5 45 1 9 3 1 分布式存储器 1 9 46 1 9 3 2 片内块状存储器 1 9 1 9 4 FPGA的时钟资源 2 5 47 1 9 4 1 全局时钟网络 1 5 48 1 9 4 2 时钟管理单元 1 9 2 Verilog HDL 70 5 2 1 Verilog HDL知识 2 1 49 2 1 1 HDL介绍 1 1 50 2 1 2 Verilog HDL和VHDL的比较 1 5 2 2 Verilog HDL模块的基本概念 4 9 51 2 2 1 模块的结构 1 9 52 2 2 2 模块的端口定义 1 9 53 2 2 3 模块的内容 1 9 54 2 2 4 模块的例化 1 9 2 3 Verilog HDL语法的基本概念 39 5 2 3 1 标志符与注释 55 2 3 1 1 标志符 56 2 3 1 2 注释 2 3 2 数字与逻辑数值 57 2 3 2 1 逻辑数值 58 2 3 2 2 常量 59 2 3 2 3 参数 2 3 3 数据类型 60 2 3 3 1 数据类型综述 61 2 3 3 2 线网类