数电第五版复习(详尽版).pptVIP

2.把得到的驱动方程代入相应触发器的特性方程中，就可以得到每个触发器的状态方程，由这些状态方程得到整个时序逻辑电路的方程组； 三、任意进制计数器的构成方法 1. MN的情况 a. 置零法： 注：由于清零信号随着计数器被清零而立即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本RS触发器，如图所示。 b. 置数法： 【例】如图所示电路是可变计数器。试分析当控制变量A为1和0时电路为几进制计数器。 二、 状态化简 四 、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程 特性方程 T触发器的特性表 T Q n+1 0 Q n 0 0 0 1 1 1 0 1 1 1 0 保持 状态 翻转 T触发器 6.1 概述 6.2 时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法 第六章 时序逻辑电路 基本要求： 了解时序电路的特点及分类； 掌握同步时序电路的分析方法。 了解寄存器和移位寄存器的基本工作原理。 掌握74160、 74161各管脚的功能 掌握用74160 、74161实现不同进制的方法. 掌握同步时序电路的设计方法。 逻辑电路 组合逻辑电路 时序逻辑电路 现时的输出仅取决于现时的输入 除与现时输入有关外还与原状态 有关 门电路 触发器 § 6.1 概述 X（x1, x2, …, xi）：外部输入信号； Q（q1, q2, …, ql）：存储电路的状态输出， 也是组合逻辑 电路的内部输入； Y（ y1, y2, …, yj ）：外部输出信号； Z（ z１, z2, …, zk ）：存储电路的激励信号，也是组合逻辑 电路的内部输出。 输出方程 驱动方程（或激励方程） 状态方程 3. 根据逻辑图写出电路的输出方程； 4.写出整个电路的状态转换表、状态转换图和时序图； 5.由状态转换表或状态转换图得出电路的逻辑功能，并检查能否自启动。 同步时序电路的分析步骤： 1. 从给定的逻辑电路图中写出每个触发器的驱动方程（也就是存储电路中每个触发器输入信号的逻辑函数式）； 所谓“移位”，就是将寄存器所存各位 数据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成左移寄存器、右移寄存器 和 双向移位寄存器三种。 2、移位寄存器 一、寄存器和移位寄存器 寄存器是用来存放数据的，应用于各类数字系统和计算机中。 1、寄存器 N个触发器构成的寄存器能够寄存　？　二进制数码。 N位 二、计数器 计数器是用来记忆输入脉冲个数的逻辑部件；可用于定时、分频、产生节拍脉冲及进行数字运算等等。 CLK：计数脉冲输入端， 上升沿有效。 R′D：异步清0端，低电平有效。 LD′：同步预置数控制端，低电平有效，将预置输入端D3、D2、D1、D0的数据送至输出端，即Q3Q2Q1Q0=D3D2D1D0。 EP、ET：计数器工作状态控制端，高电平有效，只有当R′D =LD′=1， EP=ET=1，在CP作用下计数器才能正常计数。当EP、ET中有一个为低时，计数器处于保持状态。 EP ET CLK D 0 D 1 D 2 D 3 C Q 1 Q 2 Q 3 Q 0 74161 CLK R ￠ D LD ￠ EP ET 输出端工作状态 0 异步清零 1 0 1 1 1 1 1 1 1 1 1 0 0 预置数 （ 同步 ） 保持 （ 包括 C ） 保持 （ 但 C ＝ 0 ） 计数 ( a ) 逻辑图形符号 （ b ） 功能表 四位同步计数器74161（74LS161）的图形符号及功能表 R D LD LD ￠ R ￠ D 若已有N进制计数器（如74LS161)，现在要实现M进制计数器 6.3.2 计数器 N进制 M进制 任意进制计数器只能用已有的计数器芯片通过外电路的不同连接方式实现，即用组合电路产生复位、置位信号得到任意进制计数器。 在N进制计数器的顺序计数过程中，若设法使之跳过（N－M）个状态，就可以得到M进制计数器了，其方法有置零法（复位法）和置数法（置位法）。 6.3.2 计数器 置数法 置零法 置零法适用于有置零（有异步和同步）输入端的计数器，如异步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意图如图所示。 6.3.2 计数器 异步清零 暂态 a. 置零法（复位法） 基本思想是：计数器从