new第五章中央处理器讲课.ppt

第五章 中央处理器 CPU的功能和组成 指令周期 时序产生器 微程序控制器 微程序设计技术 硬布线控制器 流水线工作原理 第五章 中央处理器 5.1 CPU的功能和组成 5.1.1 CPU的功能 *指令控制:产生下一条指令在内存中的地址 *操作控制:产生各种操作信号送往相应部件,以控制完成指令所要求的动作 *时间控制:对各种操作信号实施时间上的控制,以保证计算机有条不紊地连续自动工作 *数据加工:执行所有的算术运算和逻辑运算,并进行逻辑测试 5.1.2 CPU的组成 CPU由两个主要部分组成:控制器与运算器 5.2.3　ADD指令的指令周期 5.2.4　STA指令的指令周期 5.2.5 NOP指令和JMP指令的指令周期 5.2.6 用方框图语言表示指令周期 5.3 时序产生器 5.3.1 多级时序的概念 (1)指令周期:在时序系统中通常不为指令周期设置时间标志信号,因而也不将其作为时序的一级. (2)机器周期:设置一组周期状态触发器,以标志不同的机器周期.任一时刻只允许其中的一个触发器为1,表明CPU当前处在哪个机器周期. (3)时钟周期:一个时钟周期内完成一步基本操作. (4)时钟脉冲信号:作为时序系统的基本定时信号. 5.3.2 多级时序信号之间的关系: 由于指令周期不作为时序的一级,下图反映了机器周期、时钟周期、时钟脉冲三级时序信号的关系。 5.3.3 控制器的控制方式 1.同步控制方式(集中控制方式):对机器的所有指令采用统一的时序信号.用相同数目的机器周期,相同数目的节拍脉冲来形成每条指令的控制操作序列.特点:时序关系简单,但以牺牲速度为代价. 2.异步控制方式(分散控制方式):每条指令、每个微操作需要多少时间就占用多少时间，不采用统一的周期和节拍，时间上的衔接通过应答通讯方式(握手方式)实现.特点:无时间浪费,但时序控制比较复杂. 3.联合控制方式:是同步控制与异步控制相结合. 5.4 硬布线控制器(组合逻辑控制器)与PLA控制器 5.4.1 组合逻辑控制器的设计步骤 1.根据CPU的结构图写出每条指令的操作流程图并分解成微操作序列. 2.选择合适的控制方式和控制时序. 3.对微操作流程图安排时序,排出微操作时间表. 4.根据操作时间表写出微操作的表达式,即微操作=周期*节拍*脉冲*指令码*其它条件 5.根据微操作的表达式,画出组合逻辑电路.组合逻辑控制器总框图见下页. 5.4.2 组合逻辑控制器的设计举例 CPU结构框图如下图所示,设计以下几条指令的组合逻辑控制器. CLA ;清AC ADD I D ;I=0为直接寻址,即(AC)+(D) AC I=1为间接寻址,即(AC)+((D)) AC STA I D ;I=0为直接寻址,即(AC) D;I=1为间接寻址,即(AC) (D) LDA I D ;I=0为直接寻址,即(D) AC;I=1为间接寻址,即((D)) AC JMP I D ;I=0为直接寻址,即(D) PC; I=1为间接寻址,即((D)) PC 5.5 微程序控制器5.5.1 微程序控制器的组成和基本原理 5.6 微程序设计技术 2.多路转移方式(下址字段法/断定法):当微程序不产生分支时,后续微指令地址由微指令的顺序字段给出;否则有若干个后续地址可以选择,此时必须由顺序控制字段的“判别测试”和“状态条件”信息来选择其中一个微地址. 例:时序产生器需要在一个CPU周期中产生三个节拍脉冲信号:T1(200ns),T2(400ns),T3(200ns),主脉冲源的频率为5MHZ,请设计时序逻辑电路(不考虑启停控制). 脉冲源 2 3 Q Q D CP C4 CLR S R T3 Q Q D CP +5V D CP Q Q C1 C2 C3 Q Q D CP φ φ T1-T3为四个输出节拍脉冲,其 译码逻辑表达式为:T1=C1*C2 T2=C2 T3= T1 T2 C1 1 2 3 4 5 6 7 8 9 10 CPU周期 CPU周期 T1 T2 T3 C4 C1 C2 C3 φ 200ns 400ns 200ns 操作码 地址码 译码器 硬布线逻辑 (组合逻辑) …… PC 周期状态 触发器 节拍发生器 时钟源 … … 结果反馈信息 … M1 M2 M3 T1 T4 P IR