- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术P4MAXII工具使用研讨
4.5 设计项目的其他信息和资源分配 3、 引脚锁定 在芯片资源编辑窗口 选择 “Layout”(布局)菜单,在下拉菜单中先消去“Full Screen”的√,再选择“Device View”(显示器件) 允许用鼠标拖拽实现引脚锁定 4.5 设计项目的其他信息和资源分配 4、 了解设计项目速度/延时特性 选择MAX+plusII菜单 ? Timing Analyzer(时钟分析器 ?Registered performance(寄存器特性) 弹出 寄存器时钟特性窗口 信号延时矩阵表 单击Star,在Clock栏选择时钟信号名 下方显示相应的最高频率 选择Analysis菜单 Delay Matrix(延时模型) 弹出本项目中各端口信号间的延时信息 4.6 参数可设置LPM兆功能模块 LPM :Library of Parameterized Modules(参数可设置模块库),可以以图形或硬件描述语言模块形式方便调用的兆功能块。 兆功能块:是Altera自行开发的IP模块,具有高度灵活性和一些固定功能的器件达不到的性能。 ..\max2lib\prim ······ 常用元器件库 ..\max2lib\mf ············74系列器件库 ..\max2lib\mega_lpm ·lpm兆功能库 LPM使用,同输入标准元件的使用方法相同。 4.6 参数可设置LPM兆功能模块 例:基于LPM_COUNTER的数控分频器设计 单击此处,在弹出参数设置对话框中选择合适的参数。 4.6 参数可设置LPM兆功能模块 例:基于LPM_ROM的4位乘法器设计 地址由时钟上沿锁入 数据文件路径 序号字 输出为非寄存器方式 ROM地址位宽度 地址线位宽度 形成数据文件有两种途径 4.6 参数可设置LPM兆功能模块 例:基于LPM_ROM的4位乘法器设计 (1) 用文本编辑器编辑mif文件 ROM数据宽度 ROM数据量深度 地址的表达格式 数据的表达格式 4.6 参数可设置LPM兆功能模块 例:基于LPM_ROM的4位乘法器设计 (2) 用初始化存储器编辑窗口编辑mif文件 在电路设计完成后打开仿真窗口Simulator,选择Initialize 初始化菜单中Initialize Memory(初始化存储器)选项。 4.7 波形输入设计方法 波形输入(Waveform Design)设计方法,直观、易于理解,可设计组合电路、简单的时序电路和状态机 整体流程和原理图设计方法相同,只是步骤2中输入设计方式不同 例用波形方式设计: 待设计电路的预设输入输出波形 4.7 波形输入设计方法 在 File 菜单中 选择 New… 选择 Waveform Editor file, 注意选“.wdf”文件类型 “.scf”文件是仿真类型文件 1、建立波形编辑器文件 4.7 波形输入设计方法 在打开的波形编辑器中空白处单击右键,选择Insert Node..(插入节点) 或 选择 “Node”菜单? “Insert Node” 2、输入节点 4.4 MAX+plusII 原理图输入设计方法 原理图设计方法的基本步骤: 步骤5:时序仿真 9.时序分析器 选择MAX+plusII菜单 “Timing Analyzer”(时序分析器) 输入输出 时间延迟 可精确测量设计器件(如半加器)输入与输出波形间的延时量 4.4 MAX+plusII 原理图输入设计方法 原理图设计方法的基本步骤: 步骤5:时序仿真 10. 包装元件入库 将当前文件变成了一个包装好的单一元件(Symbol),并被放置在工程路径指定的目录中以备后用。 把我们的设计包装成一个元件 选择菜单“File”→“Open”, 选择原理图编辑文件选项“Graphic Editor Files” 选择我们的原理图设计文件h_adder.gdf, 重新打开半加器设计文件 选择“File”菜单的“Create Default Symbol”项, 包装 器件 4.4 MAX+plusII 原理图输入设计方法 原理图设计方法的基本步骤: 步骤6:引脚锁定 如果前面的仿真测试无误,就应该将我们的设计编程下载到目标器件中,做硬件测试,最终了解项目设计的正确性 这必须根据我们的电路系统的要求,对设计项目的输入输出引脚和目标芯片的实际硬件引脚绑定。 假设我们设计的半加器的四个引脚 :
您可能关注的文档
最近下载
- 2024-2025学年四川省成都市第七中学高一(上)月考物理试卷(10月)(含答案).docx VIP
- 育婴员职业守则课件.pptx VIP
- 蔬菜生产技术课程标准.docx VIP
- 2025中考语文现代文阅读总复习-第1部分 专题12:记叙文阅读之主旨把握(讲义)(教师版).docx VIP
- 硅铁冶炼培训课件.pptx VIP
- 水土保持工程监理规划.pdf VIP
- 政务云平台 第4部分:系统部署和迁移要求_地方标准编制说明.pdf
- DB37T-政务云平台监管指标体系及编制说明.pdf VIP
- 高中物理必修二第一章检试测卷.doc VIP
- DB37T 4394.4—2024政务云平台 第4部分:系统部署和迁移要求.pdf VIP
文档评论(0)