MCS系列单片机的结构及原理研讨.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
MCS系列单片机的结构及原理研讨

第2章 MCS-51系列单片机的结构及原理 2.1 MCS-51系列单片机的主要性能特点 1、 8031、8051、8751三者不同之处: 8051是ROM型单片机,内部有4KB的ROM;8751片内含有4KB的EPROM;8031片内没有ROM使用时需外接EPROM。 2、 8031、8051、8751三者相同之处: (1)面向控制的8位CPU; (2)128B的片内数据存储器; (3)可以寻址64KB的片外程序存储器; (4)可以寻址64KB的片外数据存储器; 2.1 MCS-51系列单片机的主要性能特点 (5)32根双向和可单独寻址的I/O线; (6)一个全双工的异步串行口; (7)两个6位定时/计数器; (8)5个中断源,两个中断优先级; (9)有片内时钟振荡器; (10)采用高性能HMOS生产工艺生产; (11)有布尔处理(位操作)能力; (12)含基本指令111条,其中单机器周期指令64种。 2.2 MCS-51系列单片机的内部总体结构 2.3 MCS-51系列单片机的引脚功能 2.3.1 MCS-51系列单片机引脚功能 2.3.2 三总线结构 图2-3(a)MCS-51系列单片机的引脚 2.3.2 三总线结构 2.4 MCS-51系列单片机的主要组成部分 2.4.1 CPU ALU: 由加法器和其他逻辑电路等组成,用于对数据进行算术运算和逻辑操作的执行部件,能完成算术加、减、乘、除、逻辑“与”、“或”、“异或”等运算,循环移位操作,位操作等功能。 指令寄存器:8位寄存器,用于暂时存放指令,等待译码。 指令译码器:当指令送入译码器后,进行译码,就是把指令转变成执行此指令所需要的电信号。根据译码器输出的信号,CPU的定时控制电路定时地产生执行该指令所需的各种控制信号,使计算机正确执行程序所需要的各种操作。 2.4.2 存储器 片内程序存储器(4KB) 片外程序存储器(扩展64KB) 片内数据存储器(256B) 片外数据存储器(扩展64KB) 程序存储器 0000H~0002H:是所有执行程序的入口地址,8051复位后,CPU总是从0000H单元开始执行程序。 0003H:外部中断0入口。 000BH:定时器0溢出中断入口。 0013H:外部中断1入口。 001BH:定时器1溢出中断入口。 0023H:串行口中断入口。 数据存储器 8051片内有256单元的RAM,片外有64KB的RAM:访问片内RAM用“MOV”指令,访问片外RAM用“MOVX”指令。 对片外RAM常采用间接寻址方式,R0,R1和DPTR都可以作为间址寄存器。R0,R1是8位地址指针,寻址范围256个字节;DPTR是16位地址指针,寻址范围64KB。 可寻址256个单元,片内低128字节(即00H~7FH)的地址区域为片内RAM,对其访问可采用直接或间接寻址方式;高128字节(即80H~0FFH)为专用寄存器区,只能用直接寻址方式。 内部数据存储器低128单元 工作寄存器区:00~1FH间安排了4组工作寄存器,每组占用8个RAM字节,记为R0~R7。 位寻址区:占用地址20H~2FH,共16B,128位。 用户RAM区:地址为30H~7FH,共80B。 内部数据存储器高128单元 程序计数器PC:16位,CPU每读取指令的一个字节PC便可自动加1,指向本指令的下一个字节或下一条指令地址,程序顺序执行,可寻址64KB范围ROM。 累加器A:8位,用于存放操作数或运算的中间结果。 寄存器B:8位,主要用于乘法和除法的运算。乘法时,B中存放乘数,乘法操作后,乘积的高8位存于B中;除法时,B中存放除数,除法操作后,B中存放余数。 状态字寄存器PSW:8位,存放程序运行的状态信息。 堆栈指针SP:按照先进后出、后进先出的原则存取RAM区域。 数据指针DPTR:16位,由高位字节DPH和低位字节DPL组成,用于存放16位存储器的地址,对外部数据存储器RAM数据进行读写。 堆栈指针SP 2.4.3 并行I/O口 1.P0口的结构 P0口有两个用途,第一是作为普通I/O口使用;第二作为地址/数据总线使用。当用作第二个用途时,在这个口上分时送出低8位地址和传送数据。 2.P1口的结构 P1口只用作普通I/O口,所以它没有转换开关MUX。 3.P2口的结构 P2口也有两种用途,一是作为普通I/O口,二是作为高8位地址线。 4.P3口的结构 P3口是一个多功能端口,其结构见图2-9。 P3口除了有准双向I/O功能外,还具有第二功能。 2.5 时钟电路与CPU的时序 2.5.1 振荡器和时钟电路 1、内部时钟方式:8051内部有一个用于构

文档评论(0)

骨干 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档