VHDL(电子科技大学)研讨.ppt

硬件描述语言VHDL 1 概述 1.1 什么是VHDL（HDL）？ VHDL： VHSIC (Very High Speed Integrated Circuit) Hardware Description Language VHDL设计简述 2选1选择器的VHDL描述： 2 VHDL程序基本结构 基本结构包括： 库（Library） 程序包（Package） 实体（Entity） 结构体（Architecture） 配置（Configuration） 结构单元说明 n VHDL 设计单元 - 库：用来调用电路模型所需共享资源数据 – 实体 ? 用来定义电路模型的外观图，亦即器件的符号 – 构造体 ? 用来定义电路模型的功能，亦即器件内部电路图 – 配置 ? 用来联系构造体和实体 – 包 ? 可以由VHDL电路模型引用的信息的汇集，亦即库 ? 由包声明和包体两个部分构成 例：一个a,b输入，q输出的二与门的实体定义：ENTITY and2 IS PORT(a,b: IN std_logic; q: OU