VHDL15电子科技大学研讨.ppt

VHDL的属性语句 属性语句可以从一个信号或变量中提取相关信息，可以针对类型、信号、函数、数值和范围得出相应的结果； 属性语句通常在程序中用于过程执行的判断；主要在程序的仿真调试中使用，多数属性语句不可综合； VHDL的典型属性语句 sevent 检测信号发生变化时给出true; sactive 检测信号有效时给出true; slast_value 给出信号上一次变化之前的值； tleft 提取类型最左边的元素； thigh 提取类型中最大的元素； aleft 提取数组最左边的元素； alength 给出数组的长度； 自定义属性语句 可以通过下述方式自行定义属性： attribute 属性名称 : 属性的数据类型 ; attribute 属性名称 of 数据对象 : 对象类型 is 对象值 ; 例： attribute syn : boolean; attribute syn of clk : signal is true; p=clk syn; -- 将属性取值赋值给信号量； VHDL中的结构设计：procedure 语句 过程是VHDL的一种子结构，可以看作简单的元件。过程可以对应于一个多输入多输出的电路模块。过程可以在结构体中调用（并行调用），也可以在子结构中调用。 过程procedured的语法规则 过程的定义： procedure 过程名