VHDL语言复习研讨.ppt

VHDL语言复习研讨

* --8-3优先编码器(Priority encoder) 3、编码器 组合逻辑电路 * --4位二进制比较器 4、比较器 组合逻辑电路 * --16路四选一 5、数据选择器 组合逻辑电路 * --定义总线位数 6、奇偶校验电路 * --注意,Z要大写 7、三态输出电路 组合逻辑电路 * 基本触发器电路 1、异步复位置位(低有效)D触发器 * 2、同步复位置位(低有效)负跳变D触发器 基本触发器电路 * 3、异步复位同步置位(低有效)D触发器 基本触发器电路 * 1、移位寄存器 --可左移、右移、同步置数、同步清零 时序电路 * 2、M=60计数器 异步清零,同步置数,使能,8421BCD码计数器,模为60。 时序电路 * 时序电路 * * 5 有限状态机 状态机的概念 状态在有限的范围内转换 1.Moore状态机   2.Mealy型状态机 * 1、状态的转换 下一个状态由译码器根据当前状态和输入条件决定。 2、输出信号的产生 输出信号由译码器根据当前状态和输入条件决定。 两段式描述方法: ——一个模块用同步时序描述状态转移 ——另一个模块用组合逻辑判断状态转移条件、描述状态转 移规律及逻辑输出。 状态机的基本操作: 5 有限状态机 * 5.1 Moore型状态机 * * 5.1 Moore型状态机 * 5.2

文档评论(0)

1亿VIP精品文档

相关文档