四川大学数字逻辑第4章研讨.ppt

第4章 组合逻辑的分析与设计 Chapter 4: Analysis and Design of Combinational Logic 主要内容 组合逻辑的设计方法 数字集成电路介绍 译码器与编码器 数字多路器 加法器与减法器 二进制比较器与ALU 主要内容 组合逻辑的设计方法 数字集成电路介绍 译码器与编码器 数字多路器 加法器与减法器 二进制比较器与ALU 组合逻辑设计与分析步骤 组合逻辑的分析 组合逻辑的设计 写出逻辑 表达式 表达式 化简 构造 真值表 逻辑功 能分析 start 逻辑图 start 逻辑问题 画出 逻辑图 写出表达 式并化简 构造 真值表 分析输 入输出 分析示例 例：分析如下逻辑电路的逻辑功能。 当三个变量相同时输出1 设计示例 设计一组合电路，采用2421BCD编码来驱动TIL-312七段显示块。 输入变量对应的最小项数字 显示 2421BCD码 主要内容 组合逻辑的设计方法 数字集成电路介绍 译码器与编码器 数字多路器 加法器与减法器 二进制比较器与ALU 数字集成电路介绍 TTL（晶体管——晶体管逻辑电路） 低功耗 Low power(L) 高速 High speed(H) 低功耗肖特基 Low power Schottky(LS) 肖特基 Schottky(S) 先进低功耗肖特基Advanced Low power Schottky(ALS) 先进肖特基 Advanced Schottky(AS) ECL（射极耦合逻辑电路） CMOS（互补金属氧化物半导体） 集成电路命名规则（TTL） SN74LS00 生产者 CT:中国TTL SN：德州仪器 HD：日立 54--- 军用温度范围 （-55℃～125℃） 74--- 商用温度范围 （0℃～70℃） Low power(L) High speed(H) Low power Schottky(LS) Schottky(S) Advanced Low power Schottky(ALS) Advanced Schottky(AS) SN74LS00 SNXXXX10 SNXXXX27 SNXXXX04 主要内容 组合逻辑的设计方法 数字集成电路介绍 译码器与编码器 数字多路器 加法器与减法器 二进制比较器与ALU 译码器 译码器 将N个输入转换成对应的M个输出的过程 M≤2N 类型 全部译码和部分译码； 二进制译码、代码译码器、数字显示译码器。 举例 N-2n译码器， eg: 3线-8线译码器 N-M译码器，M2n, eg: 4线-10线译码器 译码器模型 2-4译码器 Y0=(G’B’A’)’=G+B+A Y1=(G’B’A)’=G+B+A’ Y2=(G’BA’)’=G+B’+A Y3=(G’BA)’=G+B’+A’ 74XX139 74XX138 二进制译码器与最小项 Y0’=(C’B’A’)’ Y1’=(C’B’A)’ Y2’=(C’BA’)’ Y3’=(C’BA)’ Y4’=(CB’A’)’ Y5’=(CB’A)’ Y6’=(CBA’)’ Y7’=(CBA)’ 译码功能：根据输出引脚哪一条线有效，就可知道具体输入的二进制代码是哪一种组合。 =m0’ =m1’ =m2’ =m3’ =m4’ =m5’ =m6’ =m7’ 译码器应用 用二进制译码器和门电路可实现任何组合逻辑函数 二进制译码器的输出端能提供输入变量的全部最小项； 任何组合逻辑函数都可以变换为最小项之和的标准式； 示例 例：用3线-8线译码器 74LS138实现下面的逻辑函数 Y1=A’B’+AC+A’C’ Y2=A’C+AC’ Y3=B’C+BC’ Step1：转换为最小项之和形式 Y1 =A’B’+AC+A’C’ =A’B’C+A’B’C’+ABC+AB’C+A’BC’+A’B’C’ =m1+m0+m7+m5+m2+m0 = (m0’m1’m2’m5’m7’)’ Y2 =A’C+AC’ =A’BC+A’B’C+ABC’+AB’C’ = m3+m1+m6+m4 = (m1’m3’m4’m6’)’ Y3 =B’C+BC’ =AB’C+A’B’C+ABC’+A’BC’ =m5+m1+m6+m2 = (m1’m2’m5’m6’)’ Step2：用译码器和门电路组合 Y1= (m0’m1’m2’m5’m7’)’ Y2= (m1’m3’m4’m6’)’ Y3= (m1’m2’m5’m6’)’ 当译码器输出低电平有效时，多选用与非门；译码器输出高电平有效时，多选用或门。 思考：有没有其它连接方