数字电路功能与实现分析报告.docxVIP

实验课程名称：FPGA原理及应用 实验项目名称数字电路功能与实现实验成绩实 验 者 潘冬冬专业班级信息SY1301组 别同 组 者/实验日期2015.12.24数字电路功能与实现实验 1.1实验目的 一．4位全加器实验 （1）熟悉 ISE9.1 开发环境，掌握工程的生成方法； （2）熟悉 SEED-XDTK XUPV2Pro 实验环境； （3）了解 Verilog HDL语言在 FPGA 中的使用； （4）了解4位全加器的Verilog HDL语言实现。 二．触发器实验 （1）熟悉 ISE9.1 开发环境，掌握工程的生成方法； （2）熟悉 SEED-XDTK XUPV2 Pro 实验环境； （3）了解 Verilog HDL语言在 FPGA 中的使用； （4）了解触发器的Verilog HDL语言实现。 三．8位计数器实验 （1） 熟悉 ISE9.1 开发环境，掌握工程的生成方法； （2） 熟悉 SEED-XDTK XUPV2Pro 实验环境； （3） 了解 Verilog HDL语言在 FPGA 中的使用； （4） 通过掌握8位计数器的Verilog HDL设计，了解数字电路的设计。 1.2实验内容 一．4位全加器实验 （1）用Verilog HDL语言设计4位全加器，进行功能仿真验证； （2）使用chipscope-Pro 生成 ILA/ICON 核，在线观测调试。 二．触发器实验 （1）用Verilog HDL语言设计D触发器、JK触发器和JK触发器转换的D触发器，进行功能仿真验证； （2）使用chipscope-Pro 生成 ILA/ICON 核，在线观测调试。 三．8位计数器实验 用Verilog HDL语言设计8位计数器，进行功能仿真验证； 使用chipscope-Pro 生成 ILA/ICON 核，在线观测调试。 1.3实验准备 （1）将 USB 下载电缆与计算机及 XUPV2Pro 板的 J8 连接好； （2）将 RS232 串口线一端与计算机连接好，另一端与板卡的 J11 相连接； （3）启动计算机后，将 XUPV2Pro 板的电源开关 SW11 打开到 ON 上。观察 XUPV2Pro 板上的＋2.5V，＋3.3V，＋1.5V 的电源指示灯是否均亮，若有不亮的，请断开电源，检查电源； 1.4实验步骤 一．4位全加器实验 （1）创建工程及设计输入 1） 在E：\project\目录下，新建名为count8的新工程； 器件族类型（Device Family）选择“Virtex2P” 器件型号（Device）选“XC2VP30 ff896 -7” 综合工具（Synthesis Tool）选“XST (VHDL/Verilog)” 仿真器（Simulator）选“ISE Simulator” 2）设计输入，在源代码窗口中单击右键，在弹出的菜单中选择New Source，在弹出的对话框中选择Verilog Moudle ，在右端的File name 中输入源文件名adder4，下面各步点next，然后在弹出的源代码编辑框内输入前面所示的源代码并保存即可。 （2) 功能仿真 1）在sources窗口sources for中选择Behavioral Simulation； 2）由Test Bench WaveForm添加激励源，如下图所示。 图8-2 波形激励编辑窗口 然后在processes窗口中点击simulater behavioral model即开始仿真，仿真结果如下： 图8-3 仿真结果 从图中可以验证由Verilog HDL语言设计的4位全加器的工作是正确的。由于此全加器没有时钟输入，所以不必进行User Constraints。 （3）用chipscope进行在线调试 这里使用的是核生成法。 生成chipscope核 代码比较简单，这里只需要ICON和VIO这两个核即可。打开chipscope pro core generator，下面的8-4图至8-6图是ICON核的生成过程，8-7图至8-8图是VIO核的生成过程。 图8-4 操作示意 图8-5操作示意 在output netlist位置指向adder4所在的路径，在device family里选virtex2p器件，由于只用了VIO核，所以ICON的控制端口数设置为1。 图8-6 操作示意 如上图中选定HDL语言为verilog，综合工具为xilinx XST。 在接下来的VIO和生成过程中，选定VIO前的复选框进入VIO核的生成过程。路径也选择adder4所在位置，器件类型为virtex2p，然后在输入输出端口设置过程中选定异步输入端口和异步输出端口。如下面两图所示。