第五章VHDL语言基础研讨.pptVIP

ENTITY mux41a IS PORT( a, b,c,d: IN BIT ; s1,s0 : IN BIT ; y : OUT BIT ); END ENTITY mux41a ; ARCHITECTURE one OF mux41a IS signal s : std_logic_vector(1 downto 0); s=s1s0; BEGIN s=s1s0; y = a WHEN s = 00 ELSE b WHEN s = 01 ELSE c WHEN s = 10 ELSE d; END ARCHITECTURE one ; signal s : bit_vector(1 downto 0); 错误1：说明部分不能进行 语句操作。 错误2：操作符左右两边数 据类型要一致。 例2 4选1的数据选择器(方法3) 作业：请采用WHEN_ELSE语句实现8选1的数据选择器 in1 in2 in3 LED1 LED2 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 0