18multicorecomputers.pptVIP

William Stallings Computer Organization and Architecture8th Edition 第 18章 多核计算机 硬件性能问题 微处理器系统在执行性能上已经历了指数增长 芯片处理器结构上的精练 时钟频率的提高 增加并行 流水线 超标量 并发多线程(SMT) 功耗 芯片上晶体管数目增加需要采取更精细化设计 芯片密度和时钟频率增加 更难设计、制造以及调试 芯片结构方案 Intel 硬件趋势 增加复杂性 芯片密度和时钟频率的增加伴随功的需求成指数增长 Cache存储器使用更多的芯片面积 内存晶体管较小 功密度的数量级低于逻辑 2015 300平方米裸片上有大约1000亿晶体管的微处理器芯片 100MB cache内存 逻辑部分10亿晶体管 Pollack 规则: 性能增长与复杂度增加的平方根严格地成比例 两倍处理器核中逻辑部分，增加40%的性能 多核潜在地提供了性能的近线性(near-linear)提高 任何一个执行线程不可能有效利用所有内存 功耗内存考察 晶体管芯片利用情况 软件性能问题 多核结构潜在性能受益于有效开发应用程序并行资源的能力 甚至连一小段连续代码都产生了值得关注的影响 如果代码只有10%是固定连续的(f=0.9)，那么该程序在一个8核处理器系统上仅能获得4.7倍的性能提升 多处理器上通信和任务分配会导致软件开销，以及内存一致性开销 一些应用能有效开发一个多核系统 多线程有效应用 数据库 并行处理多个相对独立交易的服务器 多线程本地应用 Lotus Domino, Siebel CRM 多处理应用 Oracle数据库, SAP, PeopleSoft Java 应用 Java虚拟机是一个提供调度和Java应用内存管理的多线程处理 Sun的Java应用服务器，BEA的Weblogic，IBM的Websphere，以及开源的Tomcat应用服务器 多实例应用 并行运行多个应用实例的多核结构 E.g. Value 游戏软件 多核组织结构 芯片上核处理器的数目 Cache内存的级数 共享cache内存的数目he 多核系统的常见结构: (a) ARM11 MPCore (b) AMD Opteron (c) Intel Core Duo (d) Intel Core i7 多核系统结构方案 共享二级cache的优势 建设性的相互作用能够减少整体失效率 一个相关的优势是被多核共享的数据在共享的内存层上不会被复制 合适的帧替换算法，分配给每个核的共享cache数目是动态的 存储器访问局部性不强的线程能够占用更多的Cache空间 通过共享内存空间，处理器内部通信容易实现 使用一个共享的二级cache限制了对于一级cache的内存一致性问题，从而提供一些额外性能优势 拥有专门二级cache的一个潜在优势是每个核享有对其私有二级cache更快速的访问 线程展示强大局部性的优势所在 一个共享三级cache能提供更好的性能 单核结构 Intel Core Duo 采用超标量核 Intel Core i7 使用SMT核 SMT能按比例提高多核系统支持的硬件层上线程的数目 每个核支持四个并发线程的多核系统，在应用层看来与一个拥有16个核的多核系统相同 Intel x86 多核结构 (1) 2006 两个 x86 超标量处理器, 一个共享二级cache 每个核有它自己的专门一级cache 每个核有一个32KB指令cache和一个32KB的数据cache 每个核有一个32KB指令cache和一个32KB的数据cache 管理芯片散热 获取最大处理器性能 提高人类工程学 高级可编程中断控制 (APIC) 提供一个内部处理器中断 接受I/O中断，发送这些给合适的核 每个APIC包括一个定时器，它能通过OS设置以产生一个中断给本地核 Intel x86多核结构 (2) 功耗管理逻辑 监视热量条件以及CPU活动 调节电压和功耗 能在单个的逻辑控制中切换 共享的2MB二级cache 空间动态分配 附带一级cache的MESI协议 扩展协议以支持多芯片被组织为一个对称多处理器(SMP)系统 二级cache 在本地和外部共享 总线接口 Intel x86 多核结构-Core i7 2008.11 4个 x86 SMT 处理器 专门二级cache，共享的三级cache Cache预取机制 DDR3 内存控制器 支持三个8字节宽的通道，因此总的总线位宽为192位，总数据速率达到32GB/S 无需FSB 快速路径互联(QPI) cache一致，点到点的链接 在连接的芯片之间进行高速通信 链接工作在6.4GB/S(每秒传输量)，每传送16位 增加到12.8GB/S 总的带宽达到25.6GB/S ARM11 MPC