电工电子学1302说课.ppt

* * 第 13 章　门电路和组合逻辑电路 13.3　CMOS 门电路 13.2　TTL 门电路 13.4　组合逻辑电路的分析和设计 13.2　TTL 门电路 13.2.1　TTL 与非门电路 多发射极晶体管 +5V A B C R1 C1 B1 　　TTL 与非门组件就是将若干个与非门电路，经过集成电路工艺制作在同一芯片上。 +UCC 14 13 12 11 10 9 8 1 2 3 4 5 6 7 GND 74LS00 74LS00 组件含有 两个输入端的与 非门四个。 13.2.1　TTL 与非门电路 74LS20 四输入 2 门 74LS00 两输入4 门 设：uA= 0.3V uB= 3.6V， 则 VB1= (0.3+0.7) V= 1V uY = 5 – ube3 – uD3 – uR2 uY = 3.6 V T2 、T4 截止， T3 、D3导通， 小 = (5 – 0.7 – 0.7)V = 3.6 V 输出Y = 1 1．输入有0时， VB1 = 1 V +5V A B C R1 C1 B1 拉电流 TTL与非门工作原理： 2．输入全为 1 　　设 uA = uB = 3.6 V ，输入端全部是高电平， VB1 升高，足以使 T2 、T4 导通。且 VB1 = 2.1 V，T1 发射结全部反偏，T1截止。 VB1 = 2.1 V VC2=1V VC2 = UCE2 + UBE4 = (0.3 + 0.7) V = 1 V，使 T3、D3截止。 uY = 0.3 V ，输出Y = 0 uY = 0.3 V 灌电流 T1 R1 +VCC 　　由以上分析可知： 　　当输入端 A、B均为高电平时，输出端 Y 为低电平; 当输入端 A、B中只要有一个为低电平，输出端Y 就为高电平，符合与非门的逻辑关系。 A B Y 与非门的逻辑功能：全 1 出 0，有 0 出 1。 13.2.1　TTL 与非门电路 13.2.2　三态输出与非门电路 E = 1 时，二极管 DE 截止， Y = A B，同 TTL 与非门。 　　E = 0 时， VB1 = 1 V， T2 、T4 截止；二极管 DE 导通，使 VB3 = 1 V。T3、D截止，输出端开路(高阻状态) 逻辑符号 输出有三个状态：高电平、低电平、高阻状态 控制端 高电平控制有效 低电平控制有效 1 三态门的应用： 母线[总线] 　　让各门的控制端 E 轮流处于高电平，即任何时间只能有一个三态门处于工作状态，而其余三态门均处于高阻状态。这样，母线(总线)就会轮流接收各三态门的输出。 这种方法在计算机中可用总线来传送数据或信号。 13.2.2　三态输出与非门电路 10.7　场效晶体管 10.7.1　绝缘栅场效晶 体管（MOS管） SiO2 绝缘层 源极 S 栅极 G 漏极 D P 型硅衬底 N+ N+ N沟道增强型绝缘栅场效晶体管 结构示意图 D S G 符号 　　再在两个 N+ 型区之间的二氧化硅绝缘层的表面及两个 N+ 型区的表面分别安置三个电极：栅极G、源极 D 和漏极 D。 　　由于柵极电流几乎为零，栅源电阻 RGS 很高，最高可达 1014 ?。 　　构成：用一块杂质浓度较低的 P 型薄硅片作为衬底，其上扩散两个相距很近的高掺杂 N+ 型区。并在表面生成一层薄薄的二氧化硅绝缘层。 P型硅衬底 N + + B S G D 。 ID UGS N+ N+ UDS 　　D 与 S之间是两个 PN 结反向串联，无论 D 与 S 之间加什么极性的电压，总有一个 PN 结是反向偏置的，漏极电流 ID 均接近于零。 绝缘栅型场效应管工作原理： (1)当栅 - 源电压 UGS = 0 时， 　　由柵极指向衬底方向的电场吸引电子向上移动，填补空穴在 P 型硅衬底的上表面形成耗尽层， 此时仍然没有漏极电流。 (2)当0 UGS UGS(th)时， 　　在栅极下 P 型半导体表面形成电子导电沟道，通常称它为反型层。这就是沟通源区和漏区的 N 型导电沟道(与 P 型衬底间被耗尽层绝缘)。UGS 正值越高，导电沟道越宽。 P型硅衬底 N + + B S G D 。 N 型导电沟道 N+ N+ ?UGS + EG 绝缘栅型场效应管工作原理： (2)当UGS UGS(th)时， 　　形成导电沟道后，在漏-源电压 UDS 的作用下，将产生漏极电流 ID ，管子导通。 　　在一定的漏 - 源电压 UDS 下，使管子由不导通变为导通的临界栅 - 源电压称为开启电压，用 UGS(th)表示。 　　只有当 UGS