6-4数选+分配+奇偶chenyu介绍.ppt

  1. 1、本文档共59页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
Example 5、用数据选择器设计 组合逻辑电路 当使能端有效时, 最小项之和 EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y 74x151 实现逻辑函数 F = ?A,B,C,D(2,4,6,14) C B A VCC F D Example 6、用数据选择器设计组合逻辑电路 当使能端有效时, 最小项之和 实现逻辑函数 F = ?A,B,C,D(1,2,4,6,8,9) A B C D F F 0 0 0 D 0 0 1 D’ 0 1 0 D’ 0 1 1 D’ 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 Example 6、用数据选择器设计组合逻辑电路 A B C D F F 0 0 0 D 0 0 1 D’ 0 1 0 D’ 0 1 1 D’ 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 0 EXERCISE Exercise 1 Realize the function F with 74X153. F(ABC)=∑ABC(1,2,4,7) Exercise 2 realize the function G with 74X151. G = ?W,X,Y,Z(0,1,3,7,9,13,14) B A 1G 1D0 1D1 1D2 1D3 2G 2D0 2D1 2D2 2D3 B C 5V A Answer Key for exercise 1 F(ABC)=∑m(1,2,4,7)=(m1’·m2’·m4’·m7’)’ F Answer Key for exercise 2 realize the function G with 74X151. G = ?(W,X,Y,Z)(0,1,3,7,9,13,14) w x y z F F 0 0 0 1 0 0 1 Z 0 1 0 0 0 1 1 Z 1 0 0 Z 1 0 1 0 1 1 0 Z 1 1 1 Z’ YZ WX 00 01 11 10 00 01 11 10 1 1 1 1 1 1 1 Y WX 00 01 11 10 0 1 1 0 Z Z Z Z Z’ 0 Answer Key for exercise 2 G = ?W,X,Y,Z(0,1,3,7,9,13,14) 降维:由4维?3维 EN A B C D0 D1 D2 D3 D4 D5 D6 D7 Y Y 74x151 VCC Y X W F Z 利用74x151实现 G= ?W,X,Y,Z(0,1,3,7,9,13,14) 0 2 6 4 1 3 7 5 Y WX 00 01 11 10 0 1 1 0 Z Z Z Z Z’ 0 说明:用具有n位地址输入端的多路复用器,可以产生任何形式的输入变量数不大于n+1的组合逻辑函数。 Answer Key for exercise 2 6.7.3 demultiplexer (多路分配器) 6.7.3 demultiplexer (多路分配器)P284 把输入数据送到m个目的地之一 多路 复用器 SRCA SRCB SRCZ 多路 分配器 BUS DSTA DSTB DSTZ SRCSEL DSTSEL DST : destination SRC : source SEL : select 利用带使能端的二进制译码器作为多路分配器 A B C G1 G2A G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 74x138 DST0_L DST7_L 数据输入 SRC EN_L DSTSEL0 DSTSEL1 DSTSEL2 地址 选择 —— 利用使能端作为数据输入端 数据输入 SRC EN_L 6.8 Exclusive-OR Gates and Gates and Parity Circuit (异或门和奇偶校验电路) XOR(异或运算) 、   XNOR(同或运算) A?B=(A⊙B)’ A?B’=A⊙B A?B=A⊙B’ 对于异或门、同或门的任何2个信号(输入或输出)都取反,而不改变结果的逻辑功能(P448 图6-69) F=A?B A B F A B F A B A B F F F=A’?B’ F=(A’?B)’ F=(A?B’)’ Exclusive-OR gates Operation properties: (a) XOR (b) XNOR 5.8.2 Parity Circuit 奇偶校验电路 什

文档评论(0)

123****6648 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档