合肥学院数字逻辑第七章解释.pptVIP

下载本文档

2
0
约8.5千字
约 79页
2017-05-06 发布于湖北
举报
版权申诉

合肥学院数字逻辑第七章解释.ppt

1、本文档共79页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
5、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
6、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
7、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
8、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

第七章中规模通用集成电路及其应用所以，在提供输入Ai、Bi和C0之后，可以同时产生C1～C4。通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器 7.1.2 编码器和译码器（一）二进制译码器（二）二-十进制译码器（三）七段显示译码器以四选一数据选择器为例。 (2)四选一数据选择器的功能表 2 八选一数据选择器74LS151 3 应用举例 7 . 2 . 1 集成计数器 7 . 2 . 2 集成寄存器寄存器的应用态序表 N QD QC QB QA 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1 例1：用CT74193设计M=9 计数器方法一:采用异步预置、加法计数 1、接成M16的计数器 QCC=0 0 1 1 0 0 1 1 0 方法二:采用异步预置、减法计数态序表 N QDQCQBQA 0 1 0 0 1 1 1 0 0 0 2 0 1 1 1 3 0 1 1 0 4 0 1 0 1 5 0 1 0 0 6 0 0 1 1 7 0 0 1 0 8 0 0 0 1 9 0 0 0 0 QCB=0 1 0 0 1 1 0 0 1 例1：用CT74193设计M=9 计数器 1、接成M16的计数器 —— 连接成任意模M 的计数器 1、接成M16的计数器 2、接成M16的计数器（二）、 CT74193功能扩展四位二进制可逆计数器CT74193 例1:用CT74193设计M=147 计数器方法一: 采用异步清零、加法计数 M = (147)10 =2 需要两片CT74193 2、接成M16的计数器 1 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 M = (147)10 =2 1 0 0 1 1 1 0 0 1 1 0 0 1 0 0 1 例1:用CT74193设计M=147 计数器 2、接成M16的计数器方法二: 采用减法计数异步预置利用QCB端输入输出 CP R0（1）R0（2）Sg（1）Sg（2） QA QB QC QD Φ 1 1 0 Φ 0 0 0 0 1 1 Φ 0 0 0 0 0 Φ Φ 1 1 1 0 0 1 ↓ Φ 0 Φ 0 计数 0 Φ 0 Φ 0 Φ Φ 0 Φ 0 0 Φ 异步计数器CT74290 二、集成异步计数器异步计数器CT74290 (1) 触发器A：模2 CPA入QA出 (2) 触发器B、C、D：模5异步计数器 CPB 入QD ? QB出 CPA、CPB: 时钟输入端 R01、R02: 直接清零端 Sg1、Sg2 : 置9端 QD ? QA:高位?低位（一）、逻辑符号 1.直接清零：当R01=R02=1，Sg1、 Sg2有低电平时，输出“0000”状态。与CP无关 2.置9：当Sg1= Sg2= 1 时，输出 1001 状态 3.计数：当R01、R02及Sg1、Sg2有低电平时，且当有CP下降沿时，即可以实现计数（二）、功能异步计数器CT74290 在外部将QA和CPB连接构成8421BCD码计数 CPA入QD ? QA出在外部将Q