5.3数字逻辑课件电子系技术方案.ppt

* * 5.3.2　主从J-K触发器主触发器的一次翻转现象 5.3.3　主从J-K触发器集成单元 5.3.1　主从触发器基本原理 5.3.4　集成主从J-K触发器的脉冲工作特性 5.3 主从触发器 图5-3-1 主从R-S触发器 　　１．主从R-S触发器电路结构 G5 G6 Q主 Q主 G7 G8 R S CP G1 G2 Q Q G3 G4 1 主触发器 从触发器 G9 　　由两个电位触发方式的钟控触发器级联而成，分别称为主触发器和从触发器。主触发器的输出是从触发器的输入，分别受互补的时钟脉冲控制。 5.3.1　主从触发器基本原理 　　２．主从R-S触发器工作原理 　　当CP＝1时，主触发器打开并接收输入信号，而从触发器被封锁，因此触发器状态保持不变。这一阶段称为准备阶段。 　　在CP由１负跳变至０时刻（CP的下降沿），主触发器被封锁，状态保持不变；从触发器打开，根据这一时刻主触发器的状态发生相应变化。 　　当CP＝０后，主触发器仍被封锁，不再接收输入信号，因此也不会引起触发器状态发生两次以上的翻转。 　　由以上分析可见：主从R-S触发器状态的转移发生在CP信号的下降沿，其逻辑功能与钟控R-S触发器一致： 逻辑图 　　３．主从R-S触发器工作波形 CP R S Q主 Q 图5-3-2 主从R-S触发器工作波形 　　４．主从J-K触发器 图5-3-3 主从J-K触发器 G5 G6 Q主 Q主 G7 G8 K J CP G1 G2 Q Q G3 G4 1 G9 　　与主从R-S触发器对比可知：主从J-K触发器消除了对输入信号的约束条件，在CP信号的下降沿触发，功能与钟控J-K触发器一致。 　　在CP=1期间，主触发器的状态转移方程为： 　　由于在主触发器状态发生改变之前，即CP＝0时， 所以： 　　若在CP由0变1或CP=1期间，主触发器状态发生翻转，即： 　　这说明主触发器状态将一直保持不变，不再随输入信号的变化而变化。这就是主触发器的一次翻转现象。 　　１．现象描述 5.3.2　主从J-K触发器主触发器的一次翻转现象 逻辑图 　　２．对触发器的影响 　　由于主触发器发生一次翻转后，不能及时反映输入信号的后续变化；而从触发器的状态在CP下降沿到来时与主触发器的状态相同，因此，将使得从触发器的状态与输入信号之间的关系与主从J-K触发器状态方程描述的结果不一致。 1 2 3 CP J K Q主 Q 不变 不变 图5-3-4 主从J-K触发器工作波形 图5-3-5 集成主从J-K触发器 K J CP A Q Q ≥1 ≥1 RD SD ● ● ● B D C Q主 F G H E Q主 T1 T2 Q′ Q′ 　　１．电路结构 5.3.3　主从J-K触发器集成单元 直接置0端 直接置1端 Qn Qn 1 1 1 1 0 1 0 1 1 1 1 0 1 0 1 1 Qn Qn 0 0 1 1 0 1 × × × 0 1 1 0 × × × 1 0 Q Q K J CP SD RD 表5-3-1 主从J-K触发器功能表 　　２．逻辑符号及功能说明 Q K J Q SD RD CP 图5-3-5 J-K触发器逻辑符号 　　CP端的小圆圈表示CP下降沿时触发器状态翻转。直接置0端和直接置1端的小圆圈表示低电平或负脉冲有效。 　　脉冲工作特性：触发器正常工作时，对时钟信号及输入信号的要求。 　　１．时钟CP由0变1及CP=1的准备阶段，要完成主触发器状态的正确转移。因此要求： 　　(1) 在CP上升沿到达时，J、K信号已处于稳定状态，并且在CP=1期间， J、K信号不发生变化； 　　(2) 主触发器状态发生变化从CP上升沿开始至最后稳定，需经历两级与或非门的延迟时间。若一级与或非门的延迟时间为1.4tpd（tpd为与非门的平均延迟时间），则要求CP=1持续期为： 5.3.4　集成主从J-K触发器的脉冲工作特性