集成电路系列之13--动态恢复逻辑课题.pptVIP

第13章 CMOS动态恢复逻辑电路 13.1 C2MOS电路 13.2 预充电—放电逻辑 13.3 预充电技术的改进—多米诺逻辑 13.4 多米诺逻辑的发展 13.5 逻辑树中的寄生现象 13.6 多输出多米诺逻辑 第13章 CMOS动态恢复逻辑电路 CMOS电路有许多优点。但一般认为，与NMOS相比有两大缺点： CMOS电路的速度比NMOS低。理由是根本性的。因为任何一级倒相器至少有两只管子，一只P管和一只N管，它们的栅极是连接在一起的，输入电容加倍，前级的充放电就慢多了。 CMOS电路所需的器件数多。一个倒相器要2只管子。一个逻辑电路需要设计两套逻辑函数，分别传送原函数和其补函数。因而，CMOS电路的逻辑冗余度较高。这不仅浪费了硅片面积，而且增加了不少互联任务，使性能降低。 第13章 CMOS动态恢复逻辑电路(续) 为了克服这两个缺点，人们作了很多研究。 伪NMOS电路就是在这个指导思想下产生的。它只采用一个P管作为上拉负载，以代替全互补标准CMOS电路中的P阵列逻辑。但它带来一些类似NMOS倒相器所具有的那些缺点。增加了静态功耗，提高了输出低电平，降低了噪声容限。 CVSL为CMOS电路的实现，提出了一些新的概念，P管可用N管来等效，利用反馈来转化。从而带来一些新的优点。如，整个逻辑树都是N阵列，可以发挥N—Well工艺的优势。利用差分逻辑可以简化电路。可以同时提供原量和非量两种输出。但也带来一些新的缺点，如，增加了功耗，降低了速度。 第13章 CMOS动态恢复逻辑电路(续) DSL电路在速度上有较大的改进，可以同NMOS电路相匹敌。然而功耗是增加了。 必须指出，上述分析与比较都是以静态CMOS电路为准的。从七十年代后期起，一批动态CMOS电路崛起，无论是面积、速度，还是功耗，都远比静态电路优越，因而获得广泛的应用。 13.1 C2MOS电路 日本人在计算器生产方面一直是领先的。七十年代后期，日本人想把他们拿手的计算器电路改造为SRAM电路，设计低功耗的CMOS SRAM。日本的CMOS研究中心是设在东芝公司的半导体部。东芝公司在研制CMOS SRAM芯片的过程中发现，在存储器芯片中，许多电路不是一直在工作的，如，行译码器，列译码器，读出放大器，I/O控制电路等等，都只需要在较短的时间间隔内工作，只需要在时钟控制下周期性工作。因而这些电路没有必要在不同期间消耗功率。为此，把这些电路的基本单元——倒相器，都加以时钟控制。在时钟有效期间，倒相器工作，允许消耗功率。在时钟期外，倒相器不工作，也不消耗电源。从而发明了时钟CMOS电路（Clocked CMOS），简称为C2MOS电路。 13.1 C2MOS电路(续) 如图13.1所示:该电路是 在静态CMOS电路的基础上 加了2个由时钟控制的门.在 P阵列，由控制，在N阵列 由?控制.这就意味着电源 电压Vdd和Vss并不是一直加 在逻辑电路上的。只有当 = 1， = 0时，N管与P管 全打开，把电源Vdd和Vss 加到组合逻辑电路上， 获得CMOS静态恢复逻辑。时序图指出，这个与非门的输出F仅仅在时钟时刻，即? = 1，才能反映出F = 。在? = 0时刻，P管和N管全截止，逻辑电路上没有电源，从而没有功耗。 13.1 C2MOS电路(续) 东芝公司用这种C2MOS电路不仅研制了4K SRAM，8K SRAM，还设计了16bit ?p。 C2MOS电路的最大优点是： 把芯片中不工作的部分，通过时钟将电源切断，这对?p、RAM等这类芯片来讲，是有重大实用价值的。 利用C2MOS电路也可以用作三态门。 然而，发明C2MOS电路的意义在于，它开创了动态CMOS逻辑的新时代。一批高性能的动态CMOS电路出现并逐步主宰着整个CMOS电路。 13.2 预充电——放电逻辑 预充电——放电技术是动态逻辑电路中最重要的一种技术，已得到了广泛地使用。在讨论这项技术之前，有必要了解一些背景。 13.2.1 Bell Labs对动态电路的研究 把芯片中不使能的部分切除电源以节省功耗，这一种设计思想并不仅仅是东芝公司的。大约在七十年代中期，Bell Labs的专家们早已使用了这种概念。但东芝公司将这一概念落实到单元逻辑电路，门电路，因而产生了C2MOS门。 Bell Labs的权威B.T.Murphy认为，VLSI正向亚微米发展。在亚微米电路工艺可以实现的时候，人们应当有能力设计一种100MIPS的?p器件。设计这样的器件，最大的限制因