数字集成电路(IC)r课程方案.ppt

下载文档 降价啦

3
0
约4.25万字
约 204页
2018-03-23 发布于湖北
举报
版权申诉
保障服务

数字集成电路(IC)r课程方案.ppt

1、本文档共204页，可阅读全部内容。
2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。

? 加法器三串行加法器 4位二进制全加器双进位保留全加器 583 4位BCD码全加器四串行加法器/减法器门控全加器 2位二进制全加器品种代号类别注：对有下划线的型号，提供了真值表，其它型号可参照。 80 82 83 283 4008 183 4560 14560 4032 4038 385 80 1 2 3 4 5 6 7 14 13 12 11 10 9 8 B* BC Cn Cn+1 ? ? GND VCC B2 B1 AC A* A2 A1 80 80 门控全加器功能表 1 1 0 1 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 注： 1. 2. 当A*做输入端时，A1、A2须为低电平; 当B*做输入端时,，B1、B2须为低电平。 3.当A1和A2 或B1和B2做输入端时, A*或 B* 必须分别开路或用来构成线“与”逻辑。 ? 门控全加器 1 2 3 4 5 6 7 14 13 12 11 10 9 8 S1 A1 B1 VCC C0 NC NC A2 B2 S2 GND C2 NC NC 82 82 2位二进制控全加器功能表 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 0 1 0 A1 B1 A2 B2 当C0 0 当C0 1 S1 S2 C2 S1 S2 C2 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 0 0 0 1 0 0 1 0 1 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 0 0 1 0 0 1 1 0- 1 0 1 0 1 1 0 1 1 0 0 0 1 0 0 1 1 0 1 1 0 1 0 1 1 1 1 0 0 0 1 0 0 1 1 0- 1 1 0 1 0 1 1 0 1 1 1 1- 1 2位二进制控全加器 ? A4 S3 A3 B3 VCC S2 B2 A2 B4 S4 C4 C0 GND B1 A1 S1 1 2 3 4 5 6 7 8 83 16 15 14 13 12 11 10 9 83 283 S2 B2 A2 S1 A1 B1 C0 GND VCC B3 A3 S3 A4 B4 S4 C4 1 2 3 4 5 6 7 8 283 16 15 14 13 12 11 10 9 4位二进制全加器 A4 B3 A3 B2 A2 B1 A1 VSS VDD B4 C4 S4 S3 S2 S1 C0 1 2 3 4 5 6 7 8 4008 16 15 14 13 12 11 10 9 4008 ? 1 2 3 4 5 6 7 14 13 12 11 10 9 8 1A NC 1B 1Cn 1Cn+1 1S GND VCC 2A 2B 2Cn 2Cn+1 NC 2S 183 双进位保留全加器 183A 183B ? 4位BCD码全加器 4560 14560 A2 B2 A3 B3 A4 B4 C0 VSS VDD A1 B1 S1 S2 S3 S4 C4 1 2 3 4 5 6 7 8 4560 14560 16 15 14 13 12 11 10 9 ? 三组串行加法器加法器加法器加法器 A1 B1 A2 B2 A3 B3 转换 1 转换 2 转换 3 时钟CP 进位复位CR S1 S2 S3 S3 I3 CP S2 I2 CR I1 VSS VDD A3 B3 A2 B2 B1 A1 S1 1 2 3 4 5 6 7 8