集成电路设计分解.docx

集成电路课程设计 PAGE \* MERGEFORMAT14 集成电路课程设计报告 姓 名： 刘慧超 学 号： 110260115 指导教师： 韩 良 成 绩： X126版图提取与电路分析 哈尔滨工业大学（威海）电子科学与技术系 2014-11-1 目录 TOC \o 1-3 \h \z   HYPERLINK \l _Toc404425071 第1章 课程设计的要求  PAGEREF _Toc404425071 \h 1  HYPERLINK \l _Toc404425072 1.1 课程设计的目的  PAGEREF _Toc404425072 \h 1  HYPERLINK \l _Toc404425073 1.2 课程设计的要求  PAGEREF _Toc404425073 \h 1  HYPERLINK \l _Toc404425074 第2章 课程设计的内容  PAGEREF _Toc404425074 \h 2  HYPERLINK \l _Toc404425075 2.1 基本内容  PAGEREF _Toc404425075 \h 2  HYPERLINK \l _Toc404425076 2.2 扩展部分  PAGEREF _Toc404425076 \h 2  HYPERLINK \l _Toc404425077 第3章 课程设计的步骤  PAGEREF _Toc404425077 \h 3  HYPERLINK \l _Toc404425078 3.1 前期准备  PAGEREF _Toc404425078 \h 3  HYPERLINK \l _Toc404425079 3.2 版图提取  PAGEREF _Toc404425079 \h 4  HYPERLINK \l _Toc404425080 3.3 LVS  PAGEREF _Toc404425080 \h 5  HYPERLINK \l _Toc404425081 3.4 电路仿真与分析  PAGEREF _Toc404425081 \h 8  HYPERLINK \l _Toc404425082 3.5 版图绘制  PAGEREF _Toc404425082 \h 11  HYPERLINK \l _Toc404425083 第4章 课程设计的心得  PAGEREF _Toc404425083 \h 14  TOC \h \z \t 表格标题 \c   课程设计的要求 课程设计的目的 掌握较大工程的基本开发技能 培养运用Cadence工具进行硬件开发的能力 培养集成电路设计的基本能力 课程设计???要求 掌握集成电路典型制造工艺流程及其所需的光刻掩膜版，以及每块光刻掩膜版的作用，能够识别集成电路版图； 掌握集成电路性能与电路结构和器件尺寸之间的关系，能够正确分析和设计电路，学会电路图录入和电路模拟软件（spice）的使用； 掌握集成电路性能与版图布局布线之间的关系，能够合理进行版图规划； 掌握集成电路版图设计规则的含义以及消除或减小寄生效应的措施，能够正确设计集成电路版图，学会版图录入和版图设计规则检查（DRC）软件的使用； 学会电路与版图一致性检查（LVS）、版图参数提取（LPE）及版图后模拟软件的使用。 课程设计的内容 基本内容 版图提取 根据所给电路的版图信息，提取出电路原理图。 LVS 验证提取到的原理图与版图信息的一致性，确保版图提取正确。 电路分析 根据提取出的原理图，简单分析电路完成的功能。 仿真 运行Cadence软件自带的仿真功能，对提取出的原理图做功能仿真，验证电路的功能。 绘制版图 将原有版图中所有元器件的参数尺寸缩小一倍，重新绘制版图。 DRC 版图规则校验，确保版图绘制符合所用工艺的要求，确保版图的规则性。 版图后LVS 重新编辑原理图，将所有的元器件参数尺寸缩小一倍，然后对新绘制的版图和原理图进行LVS校验，确保版图电路的一致性。 扩展部分 版图参数提取LPE 从生成的版图中提取关键参数，例如寄生电容、耦合电容以及电路延迟等，从而进行更精确的仿真。 版图后仿真 版图设计完成以后，将寄生参数、互连延迟反标到所提取的电路网表中进行仿真，对电路进行分析，