第二讲TMSF8xDSP控制器的总体结构概述.pptVIP

第二章 TMS320X2812的结构、资源及性能;2.1 TMS320F2812的性能指标;■ 3个32位的CPU定时器和适合电机等控制的事件管理模块EVA和EVB ■ 很强的外围通信功能，包括同步串行口SPI，通用异步串行口SCI，增强的eCAN和多通道缓存串行口MCBSP ■ 16个通道、12位精度的A/D转换器 ■ 56个多路通用输入/输出(GPIO)引脚等等 ;2.1 TMS320F2812的性能指标;; ;;◆ F281x的引脚 1、GPIO(General Purpose Input/Output pin)：56个，既可作为一般的数字I/O口，又可作为外设功能引脚，如PWM、eCAN等 2、外部存储器接口XINTF：45个 3、电源和地：38个 4、A/D转换相关：23个 5、JTAG接口有关：7个 ;;;;2.2 DSP片内硬件资源;图2 F281x片内外设连接框图; 外部扩展总线和内部总线;PAB （Program Address Bus）：32位程序地址总线，用于传送程序空间的读写地址。 DRAB（Data-Read Address Bus）：32位数据读地址总线，用于传送数据空间的读地址。 DWAB（Data-Write Address Bus）：32位数据写地址总线，用于传送数据空间写地址。 PRDW（Program-Read Data Bus）：32位程序读数据总线，用于传送读取程序空间时的指令或者数据。 DRDB（Data-Read Data Bus）：32位数据读数据总线，用来读取数据空间的数据。 DWDB（Data/Program-Write Data Bus）：32位数据/程序写数据总线，向数据空间/程序空间写相应的数据。;128K×16位FLASH 18K×16位RAM：分成 M0，M1（4k）、L0，L1（1k） 和 H0（8k） 5块 1K×16位OTP ROM 4K×16位BootROM Boot ROM 出厂时固化了Boot Loader软件，根据引导信号确定上电引导装载方式，可从Flash引导装载程序，也可从外部存储器引导程序 包括一些标准的数学运算表（数学函数库）等。 ;;外部存储器XINTF;DSP片内FLASH和OTP存储器; Flash和OTP存储器功耗模式 睡眠（sleep）模式或复位模式：功耗最低 备用（standby）模式：在该状态或睡眠模式下进行CPU读或取操作，将自动使DSP工作模式变为活跃模式 活跃（active）模式或读模式：功耗最高 ;;;锁相环PLL;1、振荡器OSC和PLL模块（P38）;;F2812内部各种时钟信号产生情况;;PCLKCR:外设时钟控制寄存器 SYSCR：系统控制寄存器 PLLCR：PLL控制寄存器 HISPCP：高速片上外设分频器 LOSPCP：低速片上外设分频器;高速外设时钟寄存器（HISPCP）;低速外设时钟寄存器（LOSPCP）;;用来监视DSP程序的运行情况。当系统进入不可预知的状态而造成“死机”时，WD将产生一个复位操作，从而使DSP进入一个已知的起始位置重新运行。 ;CPU定时器;2、CPU定时器内部结构（P43）;定时器的工作示意图; 计数器每走一步所需要的时间： CPU一个周期所计量的时间为： 其中：X为系统时钟SYSCLKOUT的值（MHz）。 ;2.4 通用输入/输出I/O口（GPIO）（P45）;GPxDAT： GPIOx数据寄存器 GPxSET： GPIO x置位寄存器 GPxCLEAR: GPIOx清楚寄存器 GPxTOGGLE: GPIOx取反寄存器 ; GPxMux：GPIOx功能选择控制寄存器; GPxDIR：GPIOx方向控制寄存器; GPxQUAL：GPIOx输入限制寄存器; GPxDAT:GPIOx数据寄存器; GPxSET:GPIOx置位寄存器; GPxCLEAR: GPIOx清除寄存器; GPxTOGGLE: GPIOx取反寄存器;2.5 F281x外设中断扩展模块(P55);; PIE 可以支持 96 个不同的中断，这些中断分成了 12 个组，每个组有 8 个中断，而且每个组都被反馈到 CPU 内核的 12 条中断线中的某一条上（INT1-INT12），我们平时用到的所有的外设中断都被归入了这 96 个中断中，被分布在不同的组里，使用多路复用的原理。PIE 目前只使用 了 96 个中断中的 45 个，其他的等待将来的功能扩展。 ;;;;;（1）外设级中断;（2）PIE 级中断;（3）CPU 级;TI 例程中与中断相关的几个文件;与PIE中断扩展模块相关的