第5章采样保持器技巧.ppt

模拟通道的结构形式——A/D通道的结构形式 在选择电容时，容量大小要适宜，以保证 其时间常数适中，并选用泄漏小的电容。 5.6.2 电路设计中应注意的问题 1. 接地 采样/保持器是一种由模拟电路与数字电路混合而成的集成电路，一般有分离的模拟地和数字地引脚。 目的：避免数字电路的突变电流对模拟电路的影响。 5.6 采样/保持器使用中应注意的问题 方法：将模拟地与数字地分别用引线接到模拟电源和数字电源的参考点上。 LF198 模拟输入 3 U+ 1 U- 4 5 输出 6 CH 7 8 逻辑信号输入 0V 5V LF198采样/保持逻辑 原因：当进入保持模式时，逻辑输入信号会通过印刷电路板布线间的漏电流耦合到模拟输入端而引起保持误差。 2. 漏电耦合的影响 5.6 采样/保持器使用中应注意的问题 当逻辑信号端输入一个快速上升的逻辑输入信号使采样/保持器进入保持模式时，如果不采取其它相应措施，则将引起保持误差。特别是对于高阻抗的信号源，保持误差尤其突出。 5.6.2 电路设计中应注意的问题 LF198 模拟输入 3 U+ 1 U- 4 5 输出 6 CH 7 8 逻辑信号输入 0V 5V LF198采样/保持逻辑 2. 漏电耦合的影响 5.6 采样/保持器使用中应注意的问题 解决方法： 印刷电路板布线时，应使逻辑输入端的走线尽可能远离与模拟输入端 将模拟信号输入端用地线包围起来，以隔断漏电流的通路。 降低逻辑输入信号的幅值，如5V→2.5V。 5.6.2 电路设计中应注意的问题 3. 寄生电容的影响 5.6 采样/保持器使用中应注意的问题 LF198 模拟输入 3 U+ 1 U- 4 5 输出 6 CH 7 8 逻辑信号输入 0V 5V LF198采样/保持逻辑 在逻辑信号输入端与保持电容器之间存在寄生电容，当逻辑信号输入端加一跳变的控制信号时，由于寄生电容的耦合作用，也将引起采样/保持器的输出误差。 例如：LF198，若保持电容是0.01?F，设寄生电容为1pF，当逻辑信号输入端加一个5V的跳变信号，使采样/保持器从跟踪模式变为保持模式，由于寄生电容的影响，相当于在模拟输入端增加了1mV的输入信号，从而引起输出误差。 5.6.2 电路设计中应注意的问题 3. 寄生电容的影响 5.6 采样/保持器使用中应注意的问题 解决方法： 在印刷板上做一与采样/保持器输出端相连接的短路环，把保持电容的非接地脚包围起来，以减少寄生电容的影响 LF198 1 2 4 3 5 6 7 8 C H GND 逻辑信号输入 模拟输入 输出 减少寄生电容影响的措施 5.6.2 电路设计中应注意的问题 5.6 采样/保持器使用中应注意的问题 习题 （1）名词解释孔径时间tAP和捕捉时间tAC。 （2）一个数据采集系统，孔径时间（包括抖动时间）tAP 80ns，捕捉时间tAC 1us，A/D转换时间tCONV 10us，位数为n 8，允许信号变化为LSB/2，计算系统可采集的最高输入信号频率。 答： 孔径时间tAP：对于采样/保持器，保持指令给出瞬间到模拟开关有效切断所经历的时间。 捕捉时间tAC：指当采样/保持器从保持状态转到跟踪状态时，输出电压开始跟踪输入电压，并达到误差范围内所需要的最小时间。 5.6 采样/保持器使用中应注意的问题 答: 系统可采集的最高输入信号频率必须满足：当位数为8时，为了使信号变化在LSB/2范围内，必须 为了满足采样定理，必须 综合上述两个条件，得到系统可采集的最高输入信号频率为7.775kHz。 习题 （1）名词解释孔径时间tAP和捕捉时间tAC。 （2）一个数据采集系统，孔径时间（包括抖动时间）tAP 80ns，捕捉时间tAC 1us，A/D转换时间tCONV 10us，位数为n 8，允许信号变化为LSB/2，计算系统可采集的最高输入信号频率。 了解采样/保持器的一般结构 理解采样/保持器的工作原理 了解采样/保持器的结构类型 理解采样/保持器的主要性能参数 了解采样/保持器对提高系统采集速率的作用 了解采样/保持器集成芯片的构造及连接 了解捕捉时间、转换时间与采样周期的关系 了解选用采样／保持器应注意的问题 了解电路设计中应注意的问题 本章小结 * 跟踪到保持的偏差：跟踪最终值与建立保持状态时的保持值之间的偏差电压。 该误差与输入信号有关，是一个不可预估的误差。 6. 跟踪到保持的偏差 5.3 采样/保持器的类型和主要性能参数 t U 保持 跟踪 保持指令发出时刻 tAP tST 保持 △tAP 跟踪到保持的偏差 5.3.2 采样/保持器的主要性能参数 7. 电荷转移偏差 在保持状态时，电荷通过开关K的寄生电容转移到保持电容器上引起的误差。 采样/保持器的开关为场效