3_4_2_2图形块输入说课.doc

2图形块输入 建立一个新的图形编辑窗口 选择工具条上的块工具，在图形编辑区中拖动鼠标画图形块; 在图形块上点击鼠标右键，选择下拉菜单的Properties项，弹出块属性对话框，如图3.23所示。 块属性对话框中也有四个标签页，除I/Os标签页外，其他标签页内容与图3.22中符号属性对话框相同。 块属性对话框中的I/Os标签页需要设计者输入块的端口名和类型。 如图3.23所示，在Name列的第一行双击NEW并输入dataA，在Type列选择为INPUT输入端口。 同理，输入reset、clk为输入（INPUT）端口，dataB、ctrl1为输出（OUTPUT）端口，addrA、addrB为双向（BIDIR）端口。 在General标签页中将图形块名称改为Block_A。 点击OK按钮完成图形块属性设置。 建立图形块之间的连线，或图形块与标准符号之间的连线. 与符号相连的一般是信号线或总线 与图形块相连的既可以是信号线或总线，也可以是管道. （4）“智能”模块连接。 在用管道连接两个图形块时，如果两边端口名字相同，则不用在管道上加标注。另外，一个管道可以连接模块之间所有的普通I／0端口。 在两个图形块之间连接的管道上点击鼠标右键，选择管道属性（Conduit Properties），在管道属性对话框中，可以看到两个块之间相互连接的信号对应关系，如图3.25所示。 （5）模块端口映射。 如果管道连接的两个图形块端口名不相同，或图形块与符号相连，则需要对图形块端口进行I/O映射，即指定模块的信号对应关系。 在作I/O端口映射之前，应对所有的信号线和总线命名，在信号线或总线上点击鼠标右键，选择Properties. 在图形块上选择需要映射的连接器端点映射（Mapper），双击鼠标左键，在Mapper Properties对话框的General标签页中选择映射端口类型（输入、输出或双向）； （6）为每个图形块生成硬件描述语言（HDL）或图形设计文件 生成图形块的设计文件之前，首先应保存当前的图形设计文件为.bdf类型。 在某个图形块上点击鼠标右键，从下拉菜单中选择Create Design File from Selected Block项，从弹出的对话框中选择生成的文件类型（AHDL、VHDL、Verilog HDL或原理图),并确定是否要将该设计文件添加到当前的工程文件中，如图3.27所示。 Block_A Block_B Block_B.v Block_A.vhd -- WARNING: Do NOT edit the input and output ports in this file in a text -- editor if you plan to continue editing the block that represents it in -- the Block Editor! File corruption is VERY likely to occur. -- Copyright (C) 1991-2013 Altera Corporation -- Your use of Altera Corporations design tools, logic functions -- and other software and tools, and its AMPP partner logic -- functions, and any output files from any of the foregoing -- (including device programming or simulation files), and any -- associated documentation or information are expressly subject -- to the terms and conditions of the Altera Program License -- Subscription Agreement, Altera MegaCore Function License -- Agreement, or other applicable license agreement, including, -- without limitation, that your use is for the sole purpose of -- programming logic devices manufactured by Altera and sold by -- Altera or its authorized distributors. Please refer to the -- app