- 1、本文档共385页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
EDA技术及应用—VerilogHDL版第4章概论
4.1 常用EDA工具软件安装指南 4.2 常用EDA工具软件操作用例 4.3 Altera QuartusⅡ操作指南 4.4 Xilinx ISE Design Suite操作指南 4.5 Lattice ispLEVER操作指南 4.6 Synplicity Synplify Pro操作指南 4.7 Mentor Graphics ModelSim操作指南; 1.硬件配置的选择 EDA软件随着功能越来越多,性能越来越好,相应地对计算机的硬件配置要求越来越高,包括硬盘容量、内存容量、显示器、通讯接口、操作系统等。如果安装软件的计算机硬件配置低于软件安装与运行的最低要求,就会使系统无法完成安装或无法正常运行。因此在安装计算机软件前,先要阅读有关说明,应满足系统安装与运行的最低配置要求。; 2.按说明进行安装 有关EDA软件的安装方法一般在readme文件中。根据说明运行安装程序,并依照提示进行安装过程中的各种选择,最后完成软件的程序安装。; 3.授权文件的准备 EDA软件的授权,除了采用传统的软件序列号进行授权外,更多的是采用授权文件的形式进行合法使用,因此在购买EDA软件时请索取授权文件,或通过网络获取授权。对于EDA软件的网络版或浮动授权,必须根据需要修改授权文件中的有关参数。例如,安装Quartus Ⅱ网络版时,需要先进行网络版授权文件的修改,修改方法就是将license.dat以文本方式打开,把主机网卡物理地址【HOSTID=xxxxxxxxxxxx】使用替换的方式替换为自己网卡物理地址(如:00E04C1EA996),替换完毕需将license.dat重新存盘。; 网卡物理地址的查找方法:【所有程序】→【附件】→【C:\命令提示符】→【X:\IPconfig/all↙】。图4.1是网卡物理地址获取示意图。;;; 4.软件授权的设置 软件授权的设置,就是根据系统的要求选择授权方式,设定授权文件。授权方式一般有评估授权、固定授权和浮动授权三种。软件安装好后,运行软件,根据提示进行授权设置,或选择授权的子菜单项进行授权设置。图4.2是QuartusⅡ安装时选择授权类型的示意图,图4.3是 QuartusⅡ安装时设置授权文件的示意图。;;; 5.环境变量的设置 有的EDA软件安装好后必须设置环境变量才能正常使用。同时安装有多个EDA软件时,必须修改环境变量才能正常使用。因此安装好EDA软件后,需要设置或修改环境变量。 环境变量的设置/修改方法是:首先选中【我的电脑】,用鼠标右点弹出【属性】设置框,并选择【高级】属性;接着在弹出的高级属性设置框中点击【环境变量】设置项,在弹出的【环境变量】设置框中选择【新建环境变量】或编辑【环境变量】;最后输入变量名、变量值。若系统需设置多个授权文件,编辑系统变量值时应用“;”分隔各个授权文件。图4.4是设置环境变量操作示意图。;; 6.驱动程序的安装 有的EDA软件在安装时就把有关硬件的驱动程序一起安装了,但是有的EDA软件安装好后还要单独进行有关硬件的驱动程序的安装。驱动程序安装好后,还要运行EDA软件以进行有关硬件的设置,之后硬件才能真正使用。;4.2.1 四位十进制计数器电路 【例4.1】 用Verilog HDL设计一个计数范围为0~9999的四位十进制计数器电路cnt9999。 为了简化设计并便于显示,该计数器分为两个层次,其中底层电路包括四个十进制计数器模块cnt10,再由这四个模块按照图4.5所示的原理图构成顶层电路cnt9999。其中,底层和顶层电路均采用Verilog HDL文本输入。有关Verilog HDL程序如下所列。;;1.cnt10的Verilog HDL源程序//cnt10.vmodule cnt10(clk, clr, ena, cq, co); input clk; input clr; input ena; output [3:0] cq; output co; reg [3:0] cnt; reg co; always @(posedge clk or posedge clr); begin if (clr) cnt = 4b0; else if (ena) if (cnt==4h9) cnt = 4h0; else cnt = cnt + 1; end assign cq = cnt; always @(posedge clk ); begin if (cnt==4h9)
您可能关注的文档
最近下载
- DB63∕T 2387-2024 公路路基涎流冰防治技术指南.pdf
- 2025人教版英语四年级上册Unit 1 Helping at home单元测试试卷.pdf VIP
- 等比数列知识点总结与典型例题+答案.docx VIP
- 1、2024广西专业技术人员继续教育公需科目参考答案(98分).pdf VIP
- 配电运维题库题库(392道).docx VIP
- 中华优秀传统文化融入初中英语教学的路径探索.docx VIP
- 2025年生产安全应急演练方案(精选5篇).pdf VIP
- 2025安徽合肥高新区管委会直属国有企业公开招聘31人笔试历年参考题库附带答案详解.docx
- SY∕T 5329-2022 碎屑岩油藏注水水质指标技术要求及分析方法.pdf
- 电线、电缆载流量对照表.pdf VIP
文档评论(0)