FPGACPLD结构概论.ppt

;3.1 可编程逻辑器件的基本结构及分类;3.1.1 可编程逻辑器件概述;可编程逻辑器件的发展历程;3.1.2 可编程逻辑器件的基本结构及分类 ; 在数字电路课程中，大家已经学过如何利用卡诺图、摩根定理和Q-M表，将真值表或其它形式的逻辑函数转换成与或表达式的方法。与或阵列的结构可以通过改变与或阵列的连接来实现不同的逻辑功能。不论改变与阵列的连接，还是改变或阵列的连接，都可以使所实现的逻辑函数发生变化。 ; 简单PLD的基本结构框图如图3.1所示，图中与阵列和或阵列是电路的主体，主要用来实现组合逻辑函数。输入由缓冲器组成，它使输入信号具有足够的驱动能力并产生互补输入信号。输出电路可以提供不同的输出方式，如直接输出（组合方式）或通过寄存器输出（时序方式）。此外，输出端口上往往带有三态门，通过三态门控制数据直接输出或反馈到输入???。;图3.1 PLD器件的基本结构框图;电路符号表示;可编程逻辑器件的分类;图3.2 PLD缓冲器表示法 ; PLD的与门表示法如图3.3(a)所示。图中与门的输入线通常画成行(横)线，与门的所有变量都称为输入项，并画成与行线垂直的列线以表示与门的输入。列线与行线相交的交叉处若有“·”，表示有一个耦合元件固定连接；若有“×”，则表示是编程连接；若交叉处无标记，则表示不连接(被擦除)。与门的输出称为乘积项P，图3.3(a)中与门输出P=A·B·D。或门可以用类似的方法表示，也可以用传统的方法表示，如图3.3(b)所示。;图3. 3 PLD的与门表示法和或门表示法 ; 图3.4 PLD与门的简略表示法 ;图3.4是PLD中与门的简略表示法，图中与门P1的全部输入项接通，因此 ，这种状态称为与门的缺省(Default)状态。为简便起见，对于这种全部输入项都接通的缺省状态，可以用带有“×”的与门符号表示，如图中的P2=P1=0均表示缺省状态。P3中任何输入项都不接通，即所有输入都悬空，因此P3=1，也称为悬浮“1”状态。;1、按可编程部分分类;（2）PLA (Programmable Logic Array);PLA与 PROM的比较; (3) PAL (Programmable Array Logic) ; PAL有几种固定的输出结构，选定芯片型号后，其输出结构也就选定了。例如，产品PAL16L8属于组合型PAL器件， PAL16R8属于寄存器型(R代表Register) PAL器件。 PAL是由一个可编程的“与”平面和一个固定的“或”平面构成的，或门的输出可以通过触发器有选择地被设置为寄存状态。 PAL器件还有专用组合输出、异或输出和算术选通反馈结构。PAL产品有20多种不同的型号可供用户选用。;PAL16R8的部分结构图;表3.1 四种PLD电路的结构特点 ;可编程逻辑器件的分类;(1)可编程只读存储器（PROM）;图3.5 PROM结构示意图;在结破坏型PROM中，每个存储单元都有两个对接的二极管。这两个二极管将字线与位线断开，相当于每个存储单元都存有信息“ 0”。如果将某个单元的字线和位线接通，即将该单元改写为“1”，需要在其位线和字线之间加100mA～150mA电流，击穿D1（使D1的 PN结短路）。这样，该单元就被改写为“1”。 ;在熔丝型可编程只读存储器中，存储矩阵的每个存储单元都有一个晶体三极管。该三极管的基极和字线相连，发射极通过一段镍铬熔丝和位线相连。在正常工作电流下，熔丝不会烧断，这样每个存储单元都有一个PN结，表示该单元存有信息“1”。但是，如果在某个存储单元的字线和位线之间通过几倍的工作电流，该单元的熔丝立刻会被烧断。这时字线、位线断开，该单元被改写为“0”。;PROM的存储单元一旦由“0”改写为“1”或由“1”改写为“0”，就变成固定结构，因此只能进行一次编程。所以可编程只读存储器（PROM）也称为一次可编程只读存储器。 在产品的开发设计过程中，设计人员可以通过编程器将所需内容（程序和数据）自行写入PROM中得到所要求的ROM。;(2)可擦除的可编程只读存储器（EPROM）;(3)电信号擦除的可编程ROM（EEPROM）;(4)快闪存储器（Flash Memory）;　　使用静态存储器SRAM存储逻辑配置数据，称配置存储器。SRAM基本单元由两个CMOS互耦反相器和一个MOS开关管V组成。这种SRAM结构与其他组成方法相比，具有高密度、高速度和高可靠性，同时这种存储单元的特殊设计，还使它具有很高的稳定性，即在最坏的供电条件下也能正常工作。 ;　　以上5类器件中第(1)类属于一次性编程器件，第(2)、(3)、(4)、(5)类属于可多次