北京邮电大学计算机学院数字逻辑第三章概论.ppt

中规模计数器级联 R01 CP2 74LS90 QA QB QC QD CP1 R02 R91 R92 R01 CP1 74LS90 QA QB QC QD CP2 R02 R91 R92 异步级联 模七十三计数器 十位 7 个位 3 计数器复位 8421BCD 《指导书P140》 思考：用两个74LS90组成M25计数器 异步级联特点：用前级计数器的输出作为后级计数器的时钟信号。 数字逻辑作业报告五 第13题要求使用4线-16线译码器设计8421BCD码到余三码的转换，逻辑较为简单，同学们基本都正确。 ?第16题要求设计二进制/格雷码转换器，并有转换使能端。 “格雷码”特指教材P8的真值表中给出的格雷码，只有10个码字部分。同学在设计电路时忘记使用转换使能信号EN；极个别同学认为“高阻”即为输出低电平。 ?第17题要求设计七段译码驱动器的内部逻辑电路。本题至少70%的同学使用教材P47的表2.8作为电路的真值表，但是74LS48对于“6”和“9”的显示与实际中使用的七段显示器的显示方式不同；其余同学以实际情况作为标准。批改时两种方案都认为是正确的。同时，只有大约一半同学给出了电路图，其中多数同学没有使用译码器而是使用基本逻辑门实现，导致电路十分复杂。 数字逻辑作业报告六 PPT第1题要求使用给定的三种方式，实现真值表中的功能。本题基本都正确，但是部分同学在使用8选1选择器和4:16译码器时，仅使用G1、G0两个信号作为控制端，虽然结果也正确，但是没能理解题目的意图。 PPT第2题要求使用任意三种方式，实现逻辑表达式的功能。同学们基本按照上一题的思路，使用门电路、选择器和译码器实现，基本都正确。 PPT第3题要求使用加法器实现减法。同学们基本都会“原码减法转补码加法”的方法，但是部分同学在设计取补电路时多用了一片加法器，不够简便；部分同学讨论了进位输出的意义，但是没有同学实现输出信号转原码的电路。 PPT第4、5题都是分析电路图的功能，同学们基本都正确。 以上各题均涉及到逻辑器件管脚的标注和识别，许多同学对于信号高低位的表示很不规范，常常导致信号高低位与管脚高低位接反，应该遵循以下规则：仅用字母表示时，字母序在前的表示高位；用单字母加下标表示时，下标数字大的表示高位；仅用数字表示时，数字大的表示高位。 第三章第1题要求写出次态方程并根据输入画出波形图。本题基本都正确，只有个别同学的次态方程没有化到最简，“不稳态”应该作为无关项参与到化简中。 第三章第2题要求分析RS触发器作为开关能够防抖动的原因，同学们基本都正确。 数字逻辑作业报告七 第3题要求根据时钟和J、K信号波形画出输出波形。题图中第一个时钟下降沿与J信号的跳变几乎重叠在一起，大多数同学认为此时J信号为1，与光盘中答案相同；但经过仔细比对，此处J信号应为0。批改时两种答案都认为正确。 第4题要求写出触发器的次态方程，并分析置1的条件。本题同学们基本都正确。 第5题要求写出触发器的次态方程，并画出输出波形。图中两个JK触发器的K管脚均悬空，批改时以K 1为标准。 第6题要求使用74LS299、74LS373、一个D触发器和一个与非门设计串行- 并行转换器。本题约有一半同学采用光盘上的答案，但是光盘上仅有逻辑图，没有任何的文字说明，无法理解其原理；另一半同学则直接采用《解题指南》P64上的答案；个别同学则没有做此题，或者写上“不会”。可以说，大多数同学们都没有理解本题的原理。（附：教材P69页第四段关于74LS373与74LS374的描述弄反了） 要求作出同步计数电路的转移表、状态图、输出波形，分析它是几进制的。本题没有大的问题，仅个别同学认为有5个状态的循环是六进制计数。 * 状态表化简 ● 二 、状态表化简 ● 1 、状态合并的条件 X Qn 0 1 A A/0 B/0 B C/0 B/0 C A/0 D/1 D A/0 B/0 Q n+1/Z 状态一致 X Qn 0 1 A’ A’/0 B/0 B C/0 B/0 C A’/0 A’/1 X Qn 0 1 A C/1 B/0 B C/1 E/0 C B/1 E/0 D D/1 B/1 E D/1 B/1 状态一致 次态交错 B、C输出一致 X Qn 0 1 A B’/1 B’/0 B’ B’/1 D’/0 D’ D’/1 B’/1 A、D合并，用A’代替。A D A’ D、E合并，用D’代替。 B、C合并，用B’代替。 A、D等价 D、E等价 B、C等价 目的：减少触发器的个数 状态等效条件 X Qn 0 1 A A/0 B/0 B A/1 C/0 C D/1 C/0 D A/0 C/0 Q n+1/Z BC要等价，AD就要等价 X Qn 0 1 A’ A’/0 B’/0 B’ A’/1 B’/0 AD要等价， BC