数字电路与逻辑设计第五章(A)概论.ppt

第五章时序逻辑电路5.1概述5.2同步时序逻辑电路分析5.3常用时序电路的设计5.4一般时序逻辑电路的设计方法5.1概述时序逻辑电路的特征：任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，也就是还与以前的输入有关。时序电路同步时序电路异步时序电路所有的触发器的时钟都与同一个时钟脉冲连在一起，每一个触发器状态的变化都与同一个时钟脉冲同步。各触发器的时钟不是来自同一个时钟脉冲源，在状态变化时，有的触发器状态与时钟脉冲同步，有些则要滞后一些。重点同步时序电路的结构框图状态变量激励方程（驱动方程）：Y=f(输入信号X，现状态Sn)状态方程：输出方程:对外输出外部输入Sn+1=h(输入信号X，现状态Sn)串行加法器串行加法，是指将两个多位二进制数相加时，采取从低位到高位逐位相加的串行方式完成相加运算，输出也为串行输出。时序电路的结构特点:１、通常包含组合电路和存储电路两个组成部分，且存储电路是必不可少的。２、存储电路的输出状态必须反馈到组合电路的输入端，与输入信号共同决定组合电路的输出和触发器的下一状态。进位将本位相加后的进位保存下来，以备高一位相加时使用。并行加法器以触发器为记忆存储电路的同步时序电路又称为有限状态机FSM（finitestatemachine）。输入和时序电路的分类按输出信号的特点分类：1、米里型（Mealymode）：输出信号不仅取决于存储电路的