第3章 存储器(楼俊君).pptVIP

第3章存储器;微型计算机中存储器的作用;本章主要内容;§3.1 存储器概述;存储器的类型;两大类——内存、外存;存储器的性能指标;现代微机系统的存储器分级结构;为什么需要高速缓存？;存储器的层次结构;§3.2 随机存取存储器RAM;内存/主存储器的分类;随机存取存储器（RAM）特点及分类;半导体存储器芯片的结构-典型的RAM的示意图;(1) 存储体 一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式： --将各个字的同1位组织在一个芯片中， 如：8118 16K*1（DRAM） --将各个字的 4位 组织在一个芯片中， 如：2114 1K*4 （SRAM） --将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。 (2) 外围控制电路 地址译码器、I/O电路、片选控制端CS 、输出缓冲器等;单译码方式 双译码方式;§3.2.1 静态存储器（SRAM）; Q1、Q2 组成一个R-S触发器， Q3、 Q4 作为负载电阻， Q5、 Q6 作为控制门（X向译码）。 注意：若双向译码，还需增加Q7、 Q8 作为控制门（Y向译码）。 ;典型SRAM芯片;;SRAM 6264芯片逻辑符号;6264芯片的主要引线;6264的工作方式和工作过程; 存储器读时序图; 存储器写时序图;8086/8088读周期时序;8086/8088写周期时序;6264芯片与系统的连接--类比居民小区寻找10- 508;译码电路; （1）全译码法 片内寻址未用的全部高位地址线都参加译码，译码输出作为片选信号。 全译码的优点是每个芯片的地址范围是唯一确定，而且各片之间是连续的。缺点是译码电路比较复杂。 （2）部分译码 用片内寻址外的高位地址的一部分译码产生片选信号。 部分译码优点是较全译码简单，但缺点是存在地址重叠区。 （3）线选法 高位地址线不经过译码，直接（或经反相器）分别接各存储器芯片的片选端来区别各芯片的地址。 它的优点是电路最简单, 但缺点是也会造成地址重叠，且各芯片地址不连续。 ;全地址译码;全地址译码例;部分地址译码;部分地址译码例;使用译码器的应用举例;74LS138的真值表（注意：输出低电平有效） 可以看出，当译码允许信号有效时，Yi是输入A、B、C的函数，即 Y=f(A,B,C);应用举例(续):;线选地址译码;全译码示例;部分译码示例;线选译码示例;§3.2.2动态随机存储器DRAM;数据以电荷形式存于电容器上，三极管作为开关。 （1）写入时，行选择线为 1 ，Q导通，C充电/放电； （2）读出时，行选择线为 1 ，电容C上电荷通过Q送到数据线上，经放大，送出； （3）需刷新，逐行进行（行选1时选中，内部进行，刷新放大器读出再重写C，不改变C原来状态）。刷新周期通常为2ms~8ms，刷新电路做在片外/片或模块内 ;常见DRAM的种类： (1) SDRAM——它在1个CPU时钟周期内可完成数据的访问和刷新，即可与CPU的时钟同步工作。SDRAM的工作频率目前最大可达150MHz，存取时间约为5～10ns，最大数据率为150MB/s。 (2) RDRAM——由Rambus公司所开发的高速DRAM。其最大数据率可达1.6GB/s。 (3) DDR DRAM——是对SDRAM的改进，它在时钟的上升沿和下降沿都可以传送数据，其数据率可达200~800 MB/s。 …… RAM的3个特性： (1) 可读可写 非破坏性读出，写入时覆盖原内容。 (2) 随机存取 存取任一单元所需的时间相同。 (3) 易失性（挥发性） 当断电后，存储器中的内容立即消失。;典型DRAM芯片2164A;2164A引脚与逻辑符号;主要引线;三种操作;DRAM读时序;DRAM 2164的读周期;DRAM 2164的写周期;DRAM 2164的刷新;§3.3 只读存储器（ROM）;掩膜ROM： 信息制作在芯片中，不可更改 PROM： 允许一次编程，此后不可更改 EPROM： 用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程 EEPROM (E2PROM)：采用加电方法在线进 行擦除和编程，也可多次擦写 Flash Memory (闪存)：能够快速擦写的 EEPROM，但只能按块（Block）擦除 ;§