计算机原理第四章主存储器2答案.pptVIP

M A R;4.8 半导体存储器的组成与控制 1．存储器容量扩展 (1)位扩展：用多个存储器器件对字长进行扩充 主要是为了解决CPU和存储器芯片的数据位数不一致的问题。 位扩展的连接方式是将多片存储器的地址、片选信号、读写控制端 R／W相应并联，数据端分别连到数据总线上的相应位。; I/O;(2)字扩展 字扩展指的是增加存储器中字的数量。 静态存储器进行字扩展时，将各芯片的地址线、数据线、读写控制 线相应并联，而由片选信号来区分各芯片的地址范围。; (3)字位扩展 实际存储器往往需要字向和位向同时扩充。 一个存储器的容量为(M×N)位，若使用(L×K)位存储器芯片，那 么，这个存储器共需要个(M×N)/(L×K)存储器芯片。 例: 由Intel 2114芯片经字位扩展而成容量为 4K×8位的存储器。由 于Intel 2114芯片只有1K×4位，所以整个存储器共需 (4K×8)/(1K×4)＝8个2114芯片。;; 例:某机器中，已知有一个地址空间为0000H～1FFFH的ROM区域，现在再用RAM芯片（ 8K×4）形成一个16K×8的RAM区域，起始地址为2000H。CPU地址总线为A15 ～A0，数据总线为D7 ～D0，控制信号为R/W#，MREQ#。要求画出逻辑图。;作业1;访存地址的译码方式 CPU访问主存储器时需要给出地址码，其长度取决于 CPU可直接访问的最大存储空间，一般要将其地址码分成 片内地址和选片地址两部分。片内地址由低端的地址码构 成，其长度取决于所选存储芯片的字数，例如芯片容量为 8KX4(位)或8KX1(位)，它们的片内地址相同，均为13位 (因为213＝8K)；而高端的地址码为选片地址，经译码后 用来产生选片信号(CS)，因此访存地址的译码问题实际上只涉及到选片地址部分。 关于选片地址的译码有全译码和部分译码之分。;1．全译码方式 “全译码方式”是指选片地址部分必须全部有效，特点是 所使用的存储芯片的地址范围是惟一的。 在以下两种情况下，必须采用全译码方式： (1)CPU可访问的最大存储空间与实际使用的存储空间 相同 例: 某系统中CPU可输出的访存地址码长14位，即从 CPU可访问的最大存储空间为16K。存储器的容量为 16KX8，采用容量为2KX4 的RAM芯片扩展组成。则 其地址线的连接方式如下图所示。;; (2)如果实际使用的存储空间小于CPU可访问的最大存储空间，而且对实际使用空间的地址范围有严格的要求。 例如，CPU给出的访存地址码长16位(A15～A0)，可访问的最大存储空间为64KB，而系统中实际使用的存储空间只有8KB，且选用的存储芯片容量为4KX2(位)共8片，并要求其地址范围必须在4000H～5FFFH范围内，其地址连接方式如下图所示。;;2．部分译码方式 当实际使用的存储空间比CPU可访问的最大存储空间小 而且对其地址范围没有严格要求的情况下可采用部分译码方 式。 特点：各组芯片的地址范围不惟一 例如，CPU可提供的地址码为16位，而实际使用的存储容量为16KX8位，拟采用4KX4(位)的存储芯片共8片组成，则可采用部分译码方式如下图所示。;;由于采用部分译码方式，使得各组芯片的地址范围不 再是惟一的，以由①、②芯片构成的第一组为例，其 地址范围如下表所示:;例:利用2764芯片（8KX8）并采用三八译码器进行全译码， 在8086系统（20根地址线）的最高地址区组成32KB的存储区，请画出这些芯片与系统总线连接的示意图。;;作业2： 利用6264芯片（8KX8）并采用全译码方式，在8086微机系统（20根地址线）中组成40000H～43FFFH的内存区，请画出这些芯片与系统总线的连接示意图。;作业3：;;作业4：;习题3.20 x= - 0.10110 , y = 0.11111 用加减交替法求x/y的商和余数;4．9 多体交叉存储器;1.高位交叉编址（顺序方式）;2.低位交叉编址（交叉方式）; 设存储器包括M个模块，每个模块的容量为L，各存储模块进行低位交叉编址，连续的地址分布在相邻的模块中。第i个模块Mi的地址编号应按下式给出: Mj+i （其中 j=0，1,2,...,L-1 i=0,1,2,...,M-1） 这种编址方式使用地址码的低位字段经过译码选择不同的存储模块，而高位字段指向相应的模块内部的存储字这样，连续地址公布在相邻的不同模块内，而同一模块内的地址都是不连续的。 在