计算机组成原理课件答案.ppt

第八章 CPU 的结构和功能;8.1 CPU 的结构;8.1 CPU 的结构;二、CPU 结构框图;2. CPU 的内部结构;三、运算器;运算器基本结构;四、寄存器组（Register）;1）通用寄存器组 ——在运算中存储数据与地址 累加寄存器 AX（Accumulator） 低位累加器 AL（Low word Accumulator） 变址寄存器 XR（Index Register） 基址寄存器 BR（Base Register） 以Intel 80486为例(32位机)，其通用寄存器有： EAX,EBX,ECX,EDX,EBP,ESP,ESI,EDI (16位机器为AX,BX,CX,DX,BP,SP,SI,DI) CS，DS，ES，SS，FS，GS (早期16位机器只有前4个）;2）专用寄存器 ;指令寄存器IR（Instruction Register） ——用于存放将要执行的指令。 指令计数器PC，又称指令指针寄存器IP 。 ——用于产生和存放下条待取指令的地址。 堆栈指针寄存器SP——指示堆栈栈顶的地址。 变址寄存器XR ——变址寻址中存放基础地址的寄存器，如SI、DI 段地址寄存器SR ——计算机内存大时多把内存存储空间分成段(例如64KB)来管理，使用时以段为单位进行分配。段地址寄存器即是在段式管理中用来存放段地址的寄存器。 其他寄存器 ——根据CPU结构特点而设置的专用寄存器。;五、 控制器的组成;8.1 CPU 的结构;8.2 指 令 周 期;2. 每条指令的指令周期不同;8.2 指 令 周 期;三、指令周期流程;四. CPU 工作周期的标志;;2. 间址周期数据流;;8.3 指 令 流 水;二、系统的并行性;取指令 3;8.3 指 令 流 水;流水线每段时间取时间最长段的时间 把时间较短的几段合并为一段 把时间较长的段分解为若干段 采用空间重叠的方法; 必须等 上条 指令执行结束，才能确定 下条 指令的地址 造成时间损失;4. 指令的六级流水;四、流水线的性能指标;*;*;*; 控制相关冲突是由转移指令引起的。当执行转移指令时，依据转移条件的产生结果，可能为顺序取下条指令；也可能转移到新的目标地址取指令，从而使流水线 发生断流。 转移处理技术： 延迟转移法 由编译程序重排指令序列来 “先执行再转移”实现。 转移预测法 用硬件实现，依据指令过去的行为来预测将来的行为;*;六、流水线的多发技术 ;2. 超流水技术;3. 超长指令字;七、???水线结构;2. 运算流水线;假设一条指令的执行过程分为“取指令”、“分析”和“执行”3段，每一段的时间分别是?t、2?t、3?t。在下列各种情况下，分别写出连续执行n条指令所需要的时间表达式及指令执行时空图。 （1）顺序执行方式。 （2）“取指令”、“分析”和“执行”重叠。;解： 顺序执行方式所需时间为6n?t 其时空图如下：