第7章___数字锁相环.ppt

第7章 数字锁相环 ;第1节 全数字环概述 ?;图7-1 数字锁相环一般组成 ; 1. 触发器型数字锁相环(FF—DPLL)该环路利用一双稳态触发器作数字鉴相器，其状态分别受输入信号与本地受控时钟信号的正向过零点触发,产生的置位与复位脉冲状态变化之间间隔就反映着两信号之间相位误差。 2. 奈奎斯特型数字锁相环(NR—DPLL)在输入信号进入数字鉴相器之前，先以奈奎斯特速率(固定速率的时钟脉冲)进行抽样，然后再与本地受控时钟信号进行数字相乘，产生数字式相位误差。 ? ; 3.过零检测式数字锁相环(ZC-DPLL)环路用本地受控时钟脉冲对输入信号的过零点抽样，非零的实际抽样值大小就反映着相位误差，用该相位误差来调节本地时钟信号的相位。 4.超前滞后型数字锁相环(LL-DPLL)这种锁相环的鉴相器将逐周地比较输入信号与本地时钟信号的相位???根据相位的超前或滞后输出相应的超前或滞后脉冲，用变换成加脉冲或减脉冲,对应地调节本地时钟相位。 ? ; 二、数字环部件电路与原理 下面介绍上述4类数字环中比较典型的部件电路及其工作原理。 1. 数字鉴相器 (1)触发器型鉴相器。图7-2是该型鉴相器的组成示意图。当检测到输入信号正向过零点时，触发器置“1”，而本地参考信号的正向过零点使触发器置“0”复位。 ? ? ; 图7-2 触发器型鉴相器 ; (2) 奈奎斯特速率抽样鉴相器。该型鉴相器组成如图7-3所示。模数变换器(A/D)的抽样率按带通信号的取样定理选择，以使取样后信号含有充分的输入信号相位信息。 ;图7-3 奈奎斯特速率抽样鉴相器 ; (3) 过零取样鉴相器。这种鉴相器有两种形式，一种是正过零点取样，如图7-5所示。这种正过零点取样鉴相器是所有数字鉴相器中最简单的,而且易于实现。另一种则在正负过零点都取样，如图7-6所示。 ;图7-4 用于FM解调的NR-DPLL组成方案 ?;图7-5 正过零取样鉴相器 ;图7-6 双向过零取样鉴相器 ?; (4)超前滞后取样鉴相器。图7-7是用一个简单二元鉴相器表示的这种鉴相器。通过输入信号与本地参考信号(或受控钟脉冲信号)之间比相,形成超前或滞后脉冲输出。超前脉冲意味着本地参考信号相位落后,θe＞0,故超前脉冲作用将使本地参考信号相位提前;滞后脉冲表示θe＜0,其作用是使本地参考信号相位推后。 ? ;图7-7 简单二元鉴相器; 图7-8上的中相积分—抽样—清除电路是用来判断DCO输出与码元转换边沿之间相位关系的。例如,中相积分区间跨在从正到负的两个码元之间,而积分结果为正,说明DCO时钟超前;积分结果为负,说明DCO时钟滞后;积分结果为零,相位准确对准。 ; 由于鉴相器输出是二值脉冲,常后接一种序列滤波器来平滑其中的起伏,消除噪声起伏造成的环路误动作比较方便。有两种形式序列滤波器,一种叫“N先于M”滤波器。如图7-9所示;另一种叫“随机徘徊”滤波器,如图7-10所示。 ; 图7-9 “N先于M”序列滤波器 ;图7-10 随机徘徊序列滤波器; 2. 数字环路滤波器数字环中使用的数字环路滤波器与模拟环中使用的环路滤波器作用一样，都对噪声及高频分量起抑制作用，并且控制着环路相位校正的速度与精度。适当选择滤波器参数，可以改善环路的性能。一般构成形式如图7-11所示，它由A/D、数字计算器和D/A三部分组成。 ;图7-11 数字环路滤波器一般形式; 3. 数字压控振荡器(DCO)数字压控振荡器的基本组成如图7-13所示。它由频率稳定的信号钟、计数器与比较器组成,其输出是一取样脉冲序列,脉冲周期受数字环路滤波器送来的校正电压控制。前一个取样时刻的校正电压将改变下一个取样时刻的脉冲时间的位置。DCO在环路中又被称为本地受控时钟或本地参考时钟信号。 ;图7-12 数字环路滤波器的模拟实现形式 ?;图7-13 数字压控振荡器的基本组成方案; 数字压控振荡器的含义可用数学式子表示。对于第k个取样周期Tk,有 式中T０/N为DCO周期相对于中心周期To变化的最小单位。当无控制时,y k-1=0,Tk=To;有控制时周期以±To/N或其倍数的量相对于T。作阶跃式的改变。与To/N相对应的相位改变量为 ? ; 所以N是表示2π弧度内相位受控变