第二章 微机原理 8086CPU.ppt

第二章 8086系统结构;*;2.1.1 CPU的内部组成;2.1.2 8086CPU的内部结构;;*;*;*;由此可见，8086取值部分与执行部分是分开的 在一条指令的执行过程中可以取出下一条（或多条）指令，指令在指令队列中排队 在一条指令执行完成后，就可以立即执行下一条指令，减少CPU为取指令而等待的时间，提高CPU的利用率和整个运行速度;BIU和EU并行工作的管理原则;（3）当指令队列已满，而且EU对BIU无总线请求，BIU进入空闲状态 （4）当执行转移、调用和返回指令时，指令队列清零，BIU再向指令队列中装入另一个程序段的指令。原因是下面要执行的指令不是指令队列中的下一条指令了。;*;*;*;*;*;*;*;*;给定了SS和SP就设置了堆栈，最大容量64K,假设ss=2000H，sp=1300H,AX=1234H,BX=5678H;*;*;*;*;*;*;*;*;例: 求两个负数（-50和-5）之和 CF=? ; AF=? ; OF=? ZF=? ; SF= ? PF=? ;*;*;2.2.1 最小模式和最大模式;*;*;*;HOLD和 HLDA 在最小模式时，HOLD和HLDA信号结合起来决定CPU与其它部件之间的总线使用权，当系统中CPU之外的其它部件请求占用总线时，首先通过HOLD向CPU发出高电平的请求信号，如果CPU允许让出总线，在完成当前总线周期后，从HLDA引脚发出一个高电平应答信号，请求占用总线的部件收到HLDA信号后，就获得了总线控制权，在此后的一段时间，HOLD和HLDA都保持高电平，直到该部件用完总线之后，会将HOLD置为低电平，CPU收到HOLD的低电平信号后，会将HLDA也变成低电平，使CPU恢复对总线的占有权。;DT/R：输出， 数据收发信号。数据收发方向的控制信号，通知总线收发器是接收还是发送数据。 DEN：输出， 数据允许信号。提供控制信号，通知收发器，CPU准备接收或发送一个数据，在读周期从T2状态的中间开始变为低电平，一直保持到T4的中间；写周期时，在T2的一开始就变成低电平，一直保持到T4的中间。 ALE：输出， 地址锁存允许信号，ALE是8086/8088提供给地址锁存器8282/8283的控制信号，在总线周期的T1状态，ALE输出高电平，表示当前地址/数据复用总线上输出的是地址信息，8282/8283将地址进行锁存（对地址进行备份）。 ;*;*;2.3 8086存储器组织;存储单元地址：按照字节编码;存储单元的内容：一个存储单元有效的信息 机器字长是16位，大部分数据以字节为单元表示;二、存储器地址分段;（2）小段的概念 从0地址开始，每16字节为一小段 对于20位地址总线，段内存储器小段地址如下： ;存储器;（3）20位物理地址形成 物理地址：在1M字节存储器里，每个存储单元都有一个唯一的20位地址作为该存储单元的物理地址。 20位物理地址形成：由16位段地址和16位偏移地址组成 段地址：只取段起始地址高16位值 偏移地址：相对段起始地址的偏移量 逻辑地址：由段基址和段内偏移地址组成的地址。 逻辑地址形式 段基地址 : 段内偏移地址 段基址和段内偏移地址都是16位的无符号二进制数，在程序设计时使用。 ;物理地址计算方法：即把段地址左移4位，再加上偏移地址形成物理地址。 物理地址=16d*段地址+偏移地址 每个存储单元只有唯一的物理地址，但可由不同的段地址和不同的偏移地址组成。;逻辑地址来源;归纳段寄存器和其它寄存器组合指向存储单元示意图如下：;BIU的工作过程： 首先由CS中16位段基地址，在最低位后面补上4个0，加上IP中16位偏移地址，在地址加法器中内形成20位物理地址，20位地址直接送往地址总线，然后通过总线控制逻辑发出存储器信号RD，启动存储器，按给定的地址从存储器中取出指令，送到指令队伍中等待执行。 ;*;*;8086的总线周期的概念;2、总线周期：CPU对存储器或I/O读写一次所需的时间。最基本的总线周期包括四个时钟周期 在一个最基本的总线周期中，习惯上将4个时钟周期称为4个状态，分别是T1、T2、T3、T4 （1）在T1状态：CPU往地址/数据总线上发出地址信号，指出要寻找的存储单元或外设端口地址 （2）在T2状态：CPU从总线上撤销地址，而使16位地址/数据总线浮置成高阻状态，为传输数据作准备，4位的地址/状态总线输出本总线周期的状态信息 ;（3）在T3状态：4位地址/状态总线继续提供状态信息，16位地址/数据总线上出现CPU写出的数据或CPU读入的数据 如果I/O设备或存储器速度慢，I/O设备或存储器会向CPU发出等待请求信号，于是CPU插入一个或多个附加的时钟周期Tw状态，也称等待状态。 （4）在T4状态：完成数