第四章 组合逻辑电路14_63237.ppt

第四章 组合逻辑电路;目录;概述 ;组合逻辑电路;4.1 组合逻辑电路的分析;分析步骤 由给定的逻辑电路，从输入到输出逐级写出各个输出端的逻辑表达式，最后得到表示输出与输入关系的逻辑表达式； 化简和变换逻辑表达式为最小项表达式； 根据最小项表达式，列出真值表； 由真值表分析其执行的逻辑功能； 评价原设计电路，改进设计，寻找最佳设计方案;例1：;真值表 ;例2 组合电路如图所示，分析该电路的逻辑功能。;（3）由表达式列出真值表。;例3 分析如图所示逻辑电路的功能;4.2 组合逻辑电路的设计;例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。;2.根据题意列出逻辑状态表（真值表）;A;4.根据逻辑表达式画出逻辑图;;;逻辑图;4.3 组合逻辑电路中的竞争冒险4.3.1 产生竞争冒险的原因;延迟产生竞争冒险;　　当一个门(如 G2)输入两个向相反方向变化的互补信号时，输出可能会产生尖峰脉冲。;组合逻辑电路的竞争－冒险现象;同一输入变量经不同途径到达输出门的情况（m、n 均为正整数）;检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中；;解：变量A和C具备竞争的条件, 应分别进行检查。; 检查A：;当描述电路的逻辑函数为“与或”式时, 可采用卡诺图来判断是否存在竞争冒险。其方法是观察是否存在“相切”的卡诺圈, 若存在则可能产生险象。;;;1、发现并消去互补相乘项。;利用定理: ;根据定理，增加冗余项AB，有;;4.4 若干典型的组合逻辑电路4.4.1编码器 ;二进制编码器的结构框图;二进制编码器; 功能要求 4个输入：设为I0～ I3，且高电平有效。 2位二进制代码输出：设为 Y1,Y0。 约束关系 ——不允许两个或两个以上输入信号同时有效 ;问题： I1,I2同时为1，输出Y1Y0 11，I3有效，输出也为11？ 当I0=1，I1～I3为0和I1～I3为0时，输出Y1Y0均为00? ;2. 4线－2线优先编码器 背景 上述两种编码器，在任一时刻，只允许在一个输入端加入有效电平，当两个以上输入端加入有效电平时，编码器的输出状态将混乱 定义 当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，识别这类请求信号的优先级别并进行编码的逻辑部件称为~ ;;存在的问题;8421BCD码编码器(2-10进制编码器);（1）列出真值表：;（2）逻辑图：;优先编码器CD4532的示意框图、引脚图; 优先编码器CD4532功能表;特点:;。;。;。;4.4.2 译码器/数据分配器;原理 使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平 用途 作数据分配器用； 扩展使用 ;二进制译码器 ;功能表;电路图;(a) 74HC139集成译码器 ;;(b) 74HC138(74LS138)集成译码器 ;74HC138集成译码器逻辑图 ;74HC138集成译码器功能表;;;（1）用74HC139和74HC138构成5线-32线译码器;（2）用译码器实现逻辑函数。; 依据 函数可展成标准与或式，即部分最小项之和。 译码器是最小项输出器，能产生全部最小项。;;用译码器实现多输出组合逻辑函数的步骤;8421BCD码译码器7442的外引脚排列图 ;二－十进制译码器7442的功能表;七段显示译码器 ;半导体显示器—— 磷砷化镓PN结，外加正向电压（电能）, 发出不同波长的光（红、黄、绿等颜色）。;共阳极显示器;显示器件：;集成显示译码器/驱动器;十进制 输入 输出 显示 或功能 LT BL LE A B C D a b c d e f g 0 1 1 0 0 0 0 0 1 1 1 1 1 1 0 0 1 1 1 0 0 0 0 1 0 1 1 0 0 0 0 1 2 1 1 0 0 0 1 0 1 1 0 1 1 0 1 2