DC1TTL逻辑功能与参数测试2012.docVIP

数字电子技术实验讲义 PAGE 0 通信与电子工程学院 蒋冬初 2012  PAGE \* MERGEFORMAT - 3 - TTL集成逻辑门的逻辑功能与参数测试 一、实验目的 1．掌握TTL集成与非门的逻辑功能和主要参数的测试方法 2．掌握TTL器件的使用规则 3．进一步熟悉数字电路实验装置的结构，基本功能和使用方法 二、实验原理 本实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图及引脚排列如图1所示。 图1 74LS20逻辑框图及引脚排列 1．与非门的逻辑功能 　　 逻辑表达式为 Y＝ 2．TTL与非门的主要参数 　 (1)低电平输出电源电流ICCL和高电平输出电源电流ICCH 与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。 器件的最大功耗为PCCL＝VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图2(a)、(b)所示。 (a) (b) (c) (d) 图2 TTL与非门静态参数测试电路图 　 (2)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。 　　IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。IiL与IiH的测试电路如图2(c)、(d)所示。 　 (3)扇出系数NO 　　扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IiH＜IiL，则NOH＞NOL，故常以NOL作为门的扇出系数。 NOL的测试电路如图3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值0.4V）时的IOL就是允许灌入的最大负载电流，则 通常NOL≥8 (4)电压传输特性 门的输出电压VO随输入电压Vi而变化的曲线Vo＝f(vi) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT 及抗干扰容限VNL、VNH等值。测试电路如图4所示，采用逐点测试法，即调节RW，逐点测得Vi及VO，然后绘成曲线。 图3 扇出系数试测电路 图4 传输特性测试电路 (5)平均传输延迟时间tpd tpd是衡量门电路开关速度的参数，是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图5所示。 图5 (a) 传输延迟特性 图5 (b) tpd的测试电路 图5(a)中的tpdL为导通延迟时间，tpdH为截止延迟时间，平均传输延迟时间为 tpd的测试电路如图5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。因此平均传输延迟时间为 TTL电路的tpd一般在10nS～40nS之间。 三、实验设备与器件 数字电路实验箱、74LS20、万用表 四、实验内容 1．验证TTL集成与非门74L