整合双ARM内核和DDR3内存接口嵌入式处理器.docVIP

  • 2
  • 0
  • 约1.16千字
  • 约 2页
  • 2017-04-29 发布于安徽
  • 举报

整合双ARM内核和DDR3内存接口嵌入式处理器.doc

整合双ARM内核和DDR3内存接口嵌入式处理器.doc

整合双 ARM 内核和 DDR3 内存接口的嵌入式处理器 法半导体(纽约证券交易所代码:STM)发布业内首款整合双ARM Cortex-A9 内核和DDR3(第三代双速率)内存接口的嵌入式处理器。新产品SPEAr1310采用意法半导体的低功耗 55nm HCMOS(高速CMOS)制程,为多种嵌入式应用提供高计算和定制功能,同时兼具系统级芯片的成本竞争优势。 新微处理器整合超低功耗技术和ARM Cortex-A9处理器内核的多任务处理功能,以及创新的片上网络(NoC)技术。双核ARM Cortex-A9处理器可全面支持对称和不对称运算,处理速度高达每核600MHz(在恶劣的工业环境中),相当于 3000 DMIPS。片上网络是应用灵活的通信架构,可支持多路不同的流量特性,以最具成本效益和能效的方式,最大限度地提高数据吞吐量。 意法半导体计算机系统产品部总经理Loris Valenti表示:“SPEAr1310是近期发布的SPEAr1300系列的首款产品,其它产品也将陆续推出。凭借其创???的架构和强大的功能,SPEAr1310以最先进的技术引领嵌入式市场,实现前所未有的成本竞争力、性能以及灵活性。” 内置DDR2/DDR3内存控制器和完整的外设接口,包括USB、SATA、PCIe(集成物理层)以及千兆以太网MAC(媒体访问控制器)。意法半导体SPEAr1310微处理器适用于高性能嵌

文档评论(0)

1亿VIP精品文档

相关文档