第二章-双极型逻辑集成电路精编.pptVIP

第二章 双极型逻辑集成电路;本章重点;双极型逻辑IC的分类;特点： 输出电平稳定 逻辑摆幅大 电路结构简单 功耗较低 使用方便 由于少子在饱和区存在基区存贮效应，使得开关速度下降;主要包括： 电阻-晶体管逻辑RTL 1961 二极管-晶体管逻辑DTL、HTL 1962 晶体管-晶体管逻辑TTL 1962 集成注入逻辑I2L 1972 抗饱和逻辑： 肖特基二极管箝位TTL （STTL） 1969 低功耗STTL （LSTTL） 1971 先进LSTTL/STTL （ALSTTL/ASTTL） 1979 发射极功能逻辑EFL ;非饱和型逻辑IC ——关态对应于截止态，而开态对应于线性放大区。 特点： 无少子存贮效应，工作速度快 电路结构复杂 逻辑摆幅小 功耗较大;主要包括 发射极耦合逻辑ECL 互补晶体管逻辑CTL 非阈值逻辑NTL 多元逻辑DYL ;§ 2.1 双极型IC的寄生效应;寄生pnp管处于放大区的三个条件： (1) EB结正偏（即npn管的BC 结正偏） (2) BC结反偏（即npn管的CS 结反偏） (3) 具有一定的电流放大能力（一般 ?pnp=1~3） 其中，条件(2)永远成立，因为pn结隔离就是要求衬底P+隔离环接到最低电位。条件(3)一般也很容易达到。条件(1)能否满足则取决于npn管的工作状态。;npn管工作于截止区 VBC(npn)0 ? VEB(pnp)0 VBE(npn)0，VCS (npn)0 ? VBC(pnp)0 ; npn管工作于饱和区 VBE(npn)0 VBC(npn)0 ? VEB(pnp)0 VCS (npn)0 ? VBC(pnp)0 ;抑制寄生效应的措施： （1）在npn集电区下加设n+埋层，以增加寄生pnp管的基区宽度，使少子在基区的复合电流增加，降低基区电流放大系数????；同时埋层的n+扩散区形成的自建减速场也有一定的降低?的作用。 （2）可采用外延层掺金工艺，引入深能级杂质，降低少子寿命，从而降低? ???。 （3）还应注意，npn管基区侧壁到P+隔离环之间也会形成横向pnp管，必须使npn管基区外侧和隔离框保持足够距离。;二、集成npn管的无源寄生效应;三、抑制无源寄生效应的措施;图2.4 采用等平面工艺后的截面积比较 （a）平面型；（b）等平面型;U型槽隔离;§ 2.2 TTL电路??结构特点及工作原理;1、电路特点 输入级采用多发射极管，在电路截止瞬态，T1对T2基极有很强的反抽作用? 上升时间?r?。 输入端接反偏二极管，可将输入负向电压箝位在-1.5V（二极管有寄生串联电阻），使电路抗负向脉冲干扰能力提高。 输出级采用图腾柱结构（推挽），T3-D1和T5交替工作?功耗?，速度?。 由于输出低电平时T5处于饱和态，在向高电平转换时，基区少子存贮电荷只有通过R3泄放，速度较慢，影响上升时间。;2、TTL电路的不足与改进措施 由上面的分析可见： 欲使电路速度??tpd=(tpLH+tpHL)/2下降，即 tpHL ? ? 输出管驱动电流?，即IB ? ?饱和深度? ?超量存贮电荷? ? tpLH ? tpLH ? ? 饱和深度? ? IB ? ? tpHL ? 采用有源泄放网络，可以部分改善 要解决这一矛盾，须在保证较大的驱动电流条件下设法控制晶体管的BC结上的正向偏压，加以箝位，迫使晶体管不进入饱和/深饱和区?非饱和或抗饱和TTL电路。;2.2.2 抗饱和TTL电路 – S/LSTTL 1、SBD (Schottky-Barrier-Diode)和肖特基箝位晶体管 ;? pn结导通时，都是少子注入? 积累?扩散形成电流，是一种电荷存贮效应，严重影响了pn结的高频特性。 ? SBD导通时，主要靠半导体多子?金属，是多子器件，高频特性好。 ? 对于相同的势垒高度，SBD的JSD或JST要比pn结的反向饱和电流JS大得多，即：对于相同的正向电流，SBD的正向导通压降较低，一般Si为0.3V，Ge为 0.2V。;M-S整流接触与欧姆接触的区别 根据M-S接触理论，理想情况下 WMWS，金属与n型半导体接触形成阻挡层