实验二半加器全加器精编.pptVIP

实验二 半加器、全加器;1．学习用异或门组成二进制半加器和全加器，并测试其功能。 2．测试集成4位二进制全加器7483的逻辑功能。 3．学习用7483构成余3码加法电路。;1．7400型2输入端四与非门1块 2．7404型六反相器1块 3．7486型2输入端四异或门1块 4．7483型4位二进制加法器2块;7486管脚图如图2-2-1所示 ;7483管脚图如图2-2-2所示 ;1．1位半加器 半加器实现两个一位二进制数相加，并且不考虑来自低位的进位。输入是A和B，输出是和S和进位CO。半加器的电路图如图2-2-3所示。其逻辑表达式是：;2．全加器 全加器实现1位二进制数的加法，考虑来自低位的进位，输入是两个一位二进制数A、B和来自低位的进位次CI，输出是S和向高位的进位CO。逻辑表达式是：;3．4位加法器 7483是集成4位二进制加法器，其逻辑功能是实现两个4位二进制数相加。输入是 、 和来自低位的进位CI，输出是 和向高位的进位CO。; 1．复习组合逻辑电路的分析方法，阅读教材中有关半加器和全加器的内容，理解半加器和全加器的工作原理。 2．熟悉7486、7483等集成电路的外形和引脚定义。拟出检查电路逻辑功能的方法。 3．熟悉BCD码、余3码和二进制码之间的转换方法。 4．根据实验内容的要求，完成有关