实验一 Quartus Ⅱ软件功能和使用方法答题.pptVIP

EDA课程实验;一、实验目的： 1、理解可编程逻辑器件的设计原理及工作流程； 2、学习EDA软件Quartus Ⅱ功能与使用方法 ； 3、了解Verilog HDL语言逻辑编程设计基本过程。;⑴大型逻辑开发的器件有如下两种：;FPGA器件的内部结构示意图 ;⑵FPGA/CPLD开发工具如下： ;SoC： SYSTEM on a CHIP;EDA技术;2、 数字控制系统设计的流程 ;①. 原理图输入(Schematic diagrams ) ②、硬件描述语言 (HDL文本输入);⑵综合（Synthesis）;C、ASM... 程序;⑶布局布线;⑷仿真（Simulation） ;⑸编程配置 ;三、实验步骤;2、由原理图输入构建数字系统步骤;②这里选择Y，进行有关工程设置。（工程目录、工程文件、器件和仿真选择等）;显示所建立的工程名和文件名以及将要建立的数字系统所要仿真和运行的器件。;得到如下数字系统设置窗口，可以在其中进行电路图设计。下面通过电路图输入法设计一个可控二选一数字电路。;③在框???编辑器中可使用各种逻辑功能符号，包括基本单元、参数化模块库（LPM)和其它宏功能模块。设计者可以通过这些完成各种功能系统设计。 下面通过建立一个简单二选一条件选择电路说明设计过程。;选择元件库中元件，将相应元件和端口放到框图编辑窗口中，并用导线连接起来，将输入端口命名为a、b、s，输出端口命名为y，构成如下条件选择电路。;④保存文件，点击编译按钮 ，得到如下结果，如有错误，会给出错误信息，进行修改，再重新编译。如下图显示是成功的，只能说明电路没有连接错误，但不能说明逻辑功能是否正确，所以要进入下面时序仿真。;⑤电路时序仿真：验证数字系统逻辑功能是否正确，如正确就可进入实际芯片下载和硬件测试。;在波形窗口中加入输入输出端口，点击菜单View →Utlity window →Node finder 得以下窗口，选择如图选项，点击List，可见端口出现，托它们到波形窗口。;进入波形编辑状态，使用左侧编辑工具设置波形如图所示，保存波形文件，再点击 重新编译，最后点击 进行时序仿真，验证电路逻辑功能。;;3、练习二进制半加法器设计：;四、实验报告;完 毕