MPC8349第3章信号描述1剖析.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
PAGE  PAGE 17 第三章 信号描述 本章介绍MPC8349E的外部信号。本章内容的组织如下: 信号概述和提供多项功能的信号对照表,包括两个列表:一个是根据功能部件排序的列表,另一个是按字母顺序排序的列表。 复位配置信号的列表 复位时输出信号状态的列表 注意 信号名上面的横线表示该信号是低有效的,例如,/IRQ_OUT(中断输出)。低有效信号是指当它们为低电平时信号有效,当为高电平时信号无效。非低有效,例如IRQ(中断输入),是指当它们为高电平时信号有效,当为低电平时信号无效。 在本文档中,所有的内部信号都用小写斜体字表示。例如,sys_logic_clk是一个内部信号。仅在需要了解设备的外部功能时才参考这些信号。 3.1 信号概述 MPC8349E信号分为以下几组: DDR存储器接口信号 PCI接口信号 DUART接口信号 I2C接口信号 串行外围接口信号 Ethernet管理接口信号 TSEC1接口信号 TSEC2接口信号 本地总线接口信号 USB 2.0端口接口信号 全局定时器接口信号 PIC接口信号 JTAG、Test、PMC和系统控制信号 时钟信号 图3-1和图3-2列出了MPC8349E的外部信号和信号的分组情况。关于标明引脚序号的引脚布局图和所有电气和机械规范的列表,请参考MPC8349E 集成处理器硬件规范。 注意,本文档的每一章都提供了每一个信号的详细信息,描述了每一个信号在有效和无效时,以及信号为输入或输出时的行为。 图 3-1. MPC8349E信号分组 (1 of 2) 图 3-2. MPC8349E信号分组 (2 of 2) 下面的表格汇总了信号的功能。表3-1汇总了按功能分组的信号,表3-2汇总了按字母顺序分组的信号。这些表格详细说明了信号的名称、接口、(备用)复用(alternate function)?功能、信号的数量,以及信号是输入信号、输出信号还是双向信号。最后,表格给出了到说明信号功能的那些表的指针。 表3-1. MPC8349E按功能部件的信号参考 名称说明功能 部件信号 数量I/O表/页备用 功能表/页MDQ[0:63] DDR 数据DDR 64I/O9-3/9-5―-MECC[0:4] DDR 错误纠正码DDR5I/O9-3/9-5MSRCID[0:4]9-3/9-5MECC[5] DDR 错误纠正码DDR1I/O9-3/9-5MDVAL9-3/9-5MECC[6:7] DDR 错误纠正码DDR2I/O9-3/9-5--MDM[0:7] DDR 数据掩码DDR8O9-3/9-5--MDM8 DDR ECC数据掩码DDR1O9-3/9-5--MDQS[0:7] DDR 数据选通DDR8I/O9-3/9-5--MDQS8 DDR ECC数据选通DDR1I/O9-3/9-5--MBA[0:2] DDR 存贮体选择?bankDDR3O9-3/9-5--MA[0:14] DDR 地址DDR15O9-3/9-5--/MWE DDR 写允许DDR1O9-3/9-5--/MRAS DDR 行地址选通DDR1O9-3/9-5--/MCASDDR 列地址选通DDR1O9-3/9-5--/MCS[0:3] DDR 片选 (2/DIMM)DDR4O9-3/9-5--MCKE[0:1] DDR 时钟允许DDR2O9-4/9-8--MCK[0:5], /MCK[0:5W] DDR 差分时钟(3对/DIMM)DDR12O9-4/9-8--MODT[0:3] DRAM On-Die终止DDR4O9-3/9-5--MDIC[0:1] 驱动器阻抗校准DDR2I/O9-3/9-5--/PCI1_INTA PCI1 中断输出PCI11O13-3/13-6IRQ_OUT-/PCI1_RESET_OUT PCI1 复位PCI11O13-3/13-6--PCI1_AD[31:0] PCI1 地址/数据PCI132I/O13-3/13-6--PCI1_C//BE[3:0] PCI1 命令/字节允许PCI14I/O13-3/13-6--PCI1_PARPCI1 奇偶校验PCI1113-3/13-6/PCI1_FRAMEPCI1 帧PCI11I/O13-3/

文档评论(0)

花仙子 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档