可编程器件第5章数字系统设计方法.ppt

数字系统常用设计方法;主要内容;1、组合电路的设计;组合逻辑电路;基本逻辑门电路;编码器;编码器;译码器 ;多路选择器 ;三态门 ;组合逻辑电路的描述语句;Entity test1 Is Port ( a, b : in bit; c, d : out bit); end test1; architecture test1_body of test1 is begin c = a and b; d = a or b; end test1_body;;并发描述语句的种类;进程描述语句;并发语句 vs 进程语句;组合逻辑电路的描述方式;描述组合逻辑电路注意事项 ;常见组合电路的描述;2、时序电路的设计;时序逻辑电路;时钟的上升延;时钟的下降延;关于时钟;敏感信号;进程语句中的敏感信号量表;同步/异步;同步/异步;关于时钟的注意事项;关于时钟的注意事项;门控时钟;与门门控时钟 ;或门门控时钟 ;将门控时钟转换成全局时钟 ;多时钟系统;多时钟系统同步化;多时钟系统;非同源时钟同步化;非同源时钟同步化;常见的时序逻辑电路;常见的时序逻辑电路;常见的时序逻辑电路;常见的时序逻辑电路;LPM库的入门;LPM的使用;LPM库单元 ;LPM库单元;LPM库单元;LPM库的使用;LPM库举例;LPM库的使用;LPM库的使用;设定端口参数;设定端口参数;设定端口参数;设定端口参数;仿真结果;有限状态机(FSM);例：计数器设计;00/0;00/0;再将计数器修改成一个状态转换器，状态为S0, S1, S2, S3。每个状态的取值根据具体情况而定。比如S0 = 00, S1 = 11, S3 = 01, S4 = 10。;再将计数器修改成一个状态转换器，状态为S0, S1, S2, S3。每个状态的取值根据具体情况而定。比如S0 = 00, S1 = 11, S3 = 01, S4 = 10。;现在我们得到了一个比较通用的时序电路，这种电路统称为状态机(State Machine)。;有限状态机概述;Moore状态机和Mealy状态机;Moore状态机和Mealy状态机;状态编码 ;状态编码;状态编码;定义状态机的状态 ;有限状态机的描述 ;状态寄存器;下一状态产生逻辑;输出组合逻辑;状态机的表示方法;状态转换图;状态转换图;用VHDL描述状态机的组成;状态机的VHDL描述方式;状态机的VHDL描述方式;存储控制器;存储控制器;建立状态转换表，列出次态和转换条件;利用VHDL语言进行状态机描述 所有状态均可以表达为CASE-WHEN结构中的一条语句。 状态的转移通过if-then-else语句实现。 CASE present_state IS WHEN idle = 输出量； IF ELSE END IF;;有些状态的转换中，在条件满足时，转换到下一个状态，否则保持原来的状态不变。这种情况对应着IF-THEN-ELSE的两个分支。 在这种情况下，ELSE分支并不是必需的。但是缺少ELSE分支，会导致额外的存储器。;状态描述的步骤： 对每一个状态建立一项CASE语句的分支 WHEN 状态名 = 确定输出变量 通过IF-THEN-ELSE语句指定相应的次态。;例 case present_state is -- CASE分支 when idle = oe=0;we=0; --确定输出变量 if(ready = 1) then--确定次态 next_state = decision; else next_state = idle; end if;;例：三进程描述方式1;例：三进程描述方式2;例：三进程描述方式3;状态机的应用设计;状态转换图设计（Moore）;波形;状态转换图设计(Mealy);状态机的代码实现;状态机的代码实现;状态寄存器进程描述;状态机的代码实现;状态转换进程描述;状态机的代码实现;if( din = ‘1’ ) then else end if; ;实例：交通灯控制器;方法：有限状态机;状态机;关于计数器;状态转换的条件;程序组成;4、层次化设计方法;主要内容;利用图元实现层次化设计;创建图元;调用已创建的图元;利用图元实现层次化设计;利用图元实现层次化设计;利用图元实现层次化设计;利用COMPONENT语句实现层次化设计;利用COMPONENT语句实现层次化设计;利用COMPONENT语句实现层次化设计;利用COMPONENT语句实现层次化设计;利用COMPONENT语句实现层次化设计;创建自己的Package实现层次化设计;创建自己的Package实现层次化设计;5、流水线设计方法;流水线技术;4级流水线加法器;4级流水