EDA基于Verilog数字秒表重点.docVIP

石家庄经济学院信息工程学院 电子信息工程专业 EDA技术课程设计报告 题目： 数字秒表 姓 名 学 号 412109 班 级 电子一班 指导教师 王军芬 2015年 1 月 16日 课程设计任务书 班级 电子一班 姓名 学号 课程设计题目 数字秒表 课程设计起止日期 2014年12月29日 至 2015年1月16日 实习地点 实验楼5—308 课程设计内容与要求： 及格： 计时显示范围0～59.99s,有启动和停止两个按键。 2.中： 使用四位数码管显示，从零开始计数，前两位显示秒（0~59），后两位显示0.01秒（0~99），计满后重新从零开始；有开始、暂停键、复位键，按开始键计数开始，暂停键计数停止，复位计数清零； 3.良： ??有记录最近5次计时操作结果的功能。按暂停键后停止计数，再按开始键下一组数据开始计数，按复位全部清零；再按暂停键可查看已保存的数据，按开始键翻看每一组数据，数据存储了几组，查看时就只循环查看几组。 4.优： 使用AT24C04记录5次计数操作结果。 指导教师 王军芬 2014年 12月29日 一、设计原理与技术方法： 1.设计方案 本电路的设计实现了中的要求，分成5个模块进行设计，分别为：分频模块、数字秒表计数模块、数码管位选模块，数码管显示模块、按键消抖模块。 （1）分频模块 本模块的主要作用是将50mhz的频率分频为100hz和2000hz的频率。因为秒单位后面的最小单位是0.01s，所以要用到100hz的频率为计数做准备。且数码管位选需要一个时钟2000hz,目的是为了让扫描速度比较快，让我们视觉觉得四个数码管同时亮。 （2）计数模块 执行计时功能，计时方法为对标准时钟脉冲计数。计时范围是0秒---59.99 秒，那么计时采用1个六进制计数器和3个十进制计数器构成，其中毫秒位、十毫秒位、秒位采用十进制计数器，十秒位采用六进制计数器。 （3）数码管位选模块 因为该芯片用的是并口输出，所以此处应有数码管位选部分，此处是用一个状态机做的，因为是共阳的，所以当哪个管子为低时，哪个管子亮，当扫描速度特别快时，利用人的视觉效果，则四个管子是同时亮的 (4)数码管显示模块 该芯片是共阳数码管，所以接有低电平的管段发亮。 （5）按键消抖部分 因为计数部分有开始，暂停，复位三个按键，为了消除毛刺现象对实验的影响，所以必须对三个按键消抖。 100HZ 方案设计流程图 计数模块 分频模块 50MHZ晶振 2000HZ 按键消抖模块 数码管位选模块 数码管显示部分 图1 设计流程图 分频模块将50MHz分频为100Hz和2000HZ的频率，100赫兹为计数模块计数所使用；计数模块主要完成十秒、秒、十分妙、百分秒的计数工作；消抖模块连接三个按键，此处是为了保证系统能正确识别按键开关，就必须对按键进行消抖动处理，分别实现开始，暂停，复位功能，计数模块输出连接到数码管位选显示模块，数码管位选模块连接到数码管显示模块，2000赫兹连接消抖模块和位选模块，数码管正确显示秒表数字； 3.实验程序和原理图 3.1管脚分配图 3.2总电路连线及波形仿真图： 图2 电路原理总图 3.3 5个模块原理图、波形仿真图及源程序： (1)分频模块： 图3 分频模块原理图 因为将50MHz的频率分成100Hz和2000HZ的过程中涉及到到频率范围太大，进行波形仿真时，无法正常显示。 设计原理： 将50MHz分频为clk1100Hz和clk2 2000HZ的频率，先分频到2000HZ,分频倍数,N1=25000，所以此处用到的是偶数倍分频，其原理如下：使用一模N1计数器模块即可实现，即每当模N1计数器上升沿从0开始计数至N1时，输出时钟进行翻转，同时给计数器一复位信号使之从0开始重新计数，在把2000赫兹频率分为100赫兹，分频倍数为N2=20，