EDA技术课程设计重点.docVIP

课程设计要求： 《EDA技术》课程设计成绩为《EDA技术》理论课成绩一部分，课程设计不合格者，理论课成绩为不及格； 每个设计课题可从给定设计中任选一题，由1～3人组成，； 课程设计格式要求见本文档后面附录部分； 课程设计成绩=文档内容、格式成绩（50%）+答辩成绩（50%）； 每个设计课题组成人员均须参加答辩； 课程设计上交、答辩时间为本学期第15周。 指导老师：王小虎（TEL 多功能数字钟的设计 1、设计要求 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与钟功能，能在设定的时间发出闹铃音，能非常方便地对小时、分钟和秒进行手动调节以校时间，每逢整点，产生报时音报时。系统框图如图 1-1 所示： 图1-1 数字钟系统框图 设计提示 此设计问题可分为主控电路、计数器模块和扫描显示三大部分，其中计数器部分的设计是已经非常熟悉的问题，只要掌握六十进制、十二进制的计数规律，用同步计数或异步计数都可以实现，扫描显示模块在第一章中也已经介绍，所以主控电路中各种特殊功能的实现是这个设计问题的关键。 用两个电平信号A、B进行模式选择，其中，AB=00为模式0，系统为计时状态：AB=01为模式1，系统为手动校时状态：AB=10为模式2，系统为闹钟设置状态。 设置一个turn信号，当turn=0时，表示在手动校时对时，选择调整分钟部分：当turn=1时，表示在手动对时，选择调整小时部分。 设置一个change信号，在手动校时或闹钟设置模式下，每按一次，计数器加1. 设置一个reset信号，当reset=0时，整个系统复位；当reset=1时，系统进行计时或其它特殊功能操作。 设置一个关闹铃信号reset1，当reset1=0时，关闭闹铃信号；当reset1=1时，可对闹铃进行设置。 设置状态显示信号（发光管）：LD_alert提示是否设置了闹铃功能；LD_h指示当前调整的是小时信号；LD_m指示当前调整的是分钟信号。 当闹铃功能设置后（LD_alert=1），系统应启动一比较电路，当计时与预设闹铃时间相等时，启动闹铃声，直到关闭闹铃信号有效。 整点报时由分和秒计时同时为0（或60）启动，与闹铃声共用一个扬声器驱动信号out。 系统计时时钟为clk=1Hz，选择另一时钟clk_1k=1024Hz作为产生闹铃声、报时音的时钟信号。 主控电路状态表如表1-1所示。硬件系统示意图如图1-2所示。 表1-1 数字钟主控电路状态图 图 4-1-2 数字钟硬件系统示意图 数字式竞赛抢答器 1、 设计要求 设计一个可容纳四组参賽的数字式抢答器，每组设一个按钮供抢答使用。抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用；设置一个主持人“复位”按钮， 主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，用指示灯显示抢答组别，扬 声器发出2-3秒的蜂鸣。 设置犯规电路，对提前抢答和超时答题（例如 3 分钟）的组别鸣笛示警，并由组别显示电路显示出犯规组别。 设置一个计分电路，每组开始预置１０分，由主持人记分，答对一次加１分，答错一次 减１分。 系统框图如图 2-1 所示。 图2-1 抢答器系统框图 设计提示 此设计问题可分为第一信号鉴别锁存模块、答题计时模块、计分电路模块和扫描显示模 块四部分。 第一信号鉴别锁存模块的关键是准确判断出第一抢答者并将其锁存，在得到第一信号后 将输入端封锁，使其它组的抢答信号无效，可以用触发器或锁存器实现。设置抢答按钮 K1、 K2、K3、K4，主持人复位信号 reset，扬声器驱动信号 out。 reset=0 时，第一信号鉴别锁存电路、答题计时电路复位，此状态下，若有抢答按钮按 下，鸣笛示警并显示犯规组别；reset=1 时，开始抢答，由第一信号鉴别锁存电路形成第一 抢答信号，进行组别显示，控制扬声器发出音响，并启动答题计时电路，若计时时间到主持 人复位信号还没有按下，则由扬声器发出犯规示警声。 计分电路是一个相对独立的模块，采用十进制加／减计数器、数码管数码扫描显示，设 置复位信号 reset1、加分信号 up、减分信号 down，reset1=0 时，所有得分回到起始分（10 分），且加分、减分信号无效；reset1=1 时，由第一信号鉴别锁存电路的输出信号选择进行 减分的组别，每按一次 up，第一抢答组加一分；每按一次 down，第一抢答组组减一分。 硬件系统示意图如图 2-2 所示。 图2-2 抢答器硬件系统示意图 数字频率计 设计要求 设计一个能测量方波信号频率的频率计，测量结果用十进制数显示，测量的频率范围是 1～100KHz，分成两个频段，即 1～999Hz，1KHz～100KHz，用三位数码管显示测量频率，用LED 显示表示单