数字电子技术基础(第三版 周良权)2.ppt

第2章 集成逻辑门电路; 会计算：负载电流与各种系列门电路输出电流的配置关系。; 能够实现各种基本逻辑关系的电路称为门电路。二值逻辑变;高电平和低电平为某规定范围的电位值，而非一固定值。 ;2.1.1 二极管门电路;外电压 U和电 阻R较 小,D的 压降和 内阻不 可忽略 时 ;在动态情况下，二极管两端电压突然反向时，电流的建立和衰;二、二极管与门;A;真值表; ;IC(sat);IC(sat);三极管的动态开关特性;二、三极管非门;三、与非门和或非门;与非门的波形图;2.或非门; CMOS 门电路比之 TTL 的主要特点 ;;CMOS命名方法;MOS管的开关特性;MOS管的动态开关特性;2.2.1 CMOS反相器的工作原理;时,增强型PMOS管截止。;一.工作原理 ;2.2.2 CMOS反相器的特性和主要参数;电压传输特性和阈值电压;电压传输特性和阈值电压;电压传输特性和阈值电压;2. 输入端噪声容限;3. 输入特性; CMOS器件使用的电源电压VDD在3~18V，所以加到C1和C2上的电压不会超过管的耐压极限。;输入特性 ;4. 输出特性;(2)高电平输出特性; MOS管在开关过程中沟道中载流子的聚集和消散几乎不需要时间,但由于集成电路内部电阻、电容的存在以及负载电容的影响，输出电压的变化仍然要滞后于输入电压的变化，产生传输延迟。; 和 是输入、输出波形对应边上等于最高幅度50%的两点之间的时间差. ;（1）动态功耗;2.2.3 其它类型的CMOS逻辑门 ;⑵ 逻辑功能分析;⑵ 逻辑功能分析;2. 或非门;⑵ 逻辑功能分析;⑵ 逻辑功能分析;二、带缓冲级的CMOS门;带缓冲级的CMOS与非门;三 CMOS传输门和双向模拟开关;T1的源极（或漏极）和T2的漏极（或源极）连在一起作输入端 ;传输门的工作原理 ;当0≤u1≤ 时 T1导通 ;例如VDD=6V，UGS（th）N=; 利用CMOS传输门和CMOS反相器组成模拟开关。模拟开关既可传递数字信号，又可传递模拟信号。 ;四双向模拟开关4066的框图符号; 当模拟开关的电源电压采用双电源时，例如VDD=+5V，VSS=-5V（均对地0V而言），则输入电压对称与0V的正、负信号电压（+5V~-5V）均能传输。这时要求控制信号c=“1”为+5V，c=“0”为-5V，否则只能传输正极性的信号电压。; 例如CMOS反相器，当输出高电平时上半部分TP导通，当输出低电平时，下半部分TN导通。如果两反相器输出端作“线与”联接，则 Y= 当两个门中的一个输出高电平，另一个输出低电平，则必然有很大的电源电流流过两个门输出级，这个电流的数值将远远超出正常的工作电流，从而造成门电路的损坏。解决上述问题的办法是将输出级上半部分的TP管去掉，做成漏极开路的门电路（OD门）。 ; 双2输入与非缓冲/驱动器40107的逻辑图。输出级是一只漏极开路的N沟道增强型MOS管，在输出低电平（UOL0.5V）时，能吸收的最大负载电流可达50mA。在输入级与输出级采用不同的电源电压VDD1和VDD2的条件下，还可以输入信号高、低电平VDD1—0转换成输出信号低、高电平0—VDD2。; OD门在使用时，要将各个门输出级TN管的漏极通过公共的上拉电阻RP接电源VDD。上拉电阻RP的选择要确保在驱动特定负载时，输出的高、低电平符合逻辑要求，同时使输出级电流限定在允许的范围内。 上拉电阻可依据下述两种情况进行计算： ;上拉电阻可依据下述两种情况进行计算：;当线与的OD门中只有一个输出级导通时，全部负载电流都将流入导通的那个门，由电源经上拉电阻流进OD门的电流将受到限制。RP的值不可太小，以确保流入导通OD门的电流不至于超过最大允许值ILM，同时确保OD门输出低电平不高于标准上限UOL（max），由此可计算RP的下限值RP（min）= 式中：UOL（max）——规定的输出低电平的上限值； ILM——驱动器件IOL的最大允许值； ——上拉电阻下端的所有负载门灌入OD门电流的总值。;五、三态输出CMOS门电路（TS门或称TSL门）;“▽”表示三态输出 ; 有的电路输入使能端为高电平有效，输出为正常的逻辑电平；使能端为低电平时输出为高阻（禁止）态 ;2.三态门的应用 ;⑵ 用三态门实现数据的双向传递 ; 工程实际中，经常将多个双向三态传输器集成在一个芯片内，使用起来十分方便。如54HC640、54HCT640等。;2.2.4 各种CMOS系列的数字集成电路;2.2.5 CMOS电路的正确使用; 3. 多余