常用集成组合逻辑电路芯片(一体化)重点.pptVIP

常用集成组合逻辑电路芯片(一体化)重点.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
项目五 组合逻辑电路及应用;译码器应用举例;译码器应用举例:;项目五 组合逻辑电路及应用;二、任务实施;(2)测试74LS138的功能;1 1 1;测试结果:集成译码器CT4138(即74LS138)功能表;三、知识归纳:;1)*3 线 - 8 线译码器逻辑图;2) 74LS138管脚排列及标注习惯;3)集成二进制译码器CT4138(即74LS138)功能表; (1)输入端和输出端的情况。P101 ① 输入代码是三位,A2A1A0是代码输入端,且A2是高位。; 解:图7-7(a)是原理接线图,图7-7(b)是实际接线图。连接时注意输入代码的高低位。;3.应用举例;组合逻辑电路应用举例:;半导体数码管显示(LED);共阴极;2. 集成数码显示译码器74LS48;输出; ;2)译码原理。输入某代码时,字形段要求亮的几个对应输出端有信息(即输出低电平0),其它输出端无效(输出为高电平1)。;3)辅助控制端的功能:;1;驱动共阳极数码管的电路; [例7-5] 有???成译码器74LS247一片,来自于计数器的四位代码Q3Q2Q1Q0需要译码并显示,试画出连线图。;组合逻辑电路应用举例:; 7-15 习题图7-15中逻辑图是两个一位二进制数相加的半加器。74LS86是异或门,74LS00是与非门。在实验室,用状态开关控制输入端的状态,输入端接到相应的接点,开关闭合则此端为高电平,开关关断则此端为低电平。用电平显示灯显示输出端的状态,输出端接到相应的接点,正常情况下,灯亮则此输出为高电平,灯不亮则此端输出为低电平。 (1)在图中填写此半加器真值表。 (2)根据逻辑图,连接集成块的管脚,使电路可以测试半加器功能。(画连线图);7-15 (1)在图中填写此半加器真值表。 (2)根据逻辑图,连接集成块的管脚,使电路可以测试半加器功能。(画连线图); 7-16 习题图7-16中逻辑图是两个一位二进制数的全加器,其功能是将两二进数的某一位Ai、Bi及低位来的进位数Ci-1相加,本位结果为Si,产生的进位为Ci。类似7-15题。

文档评论(0)

118118 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档